[发明专利]形成具有STI区的集成电路的方法及所产生的IC结构

说明书

本发明涉及形成具有STI区的集成电路的方法及所产生的IC结构，其揭示一种集成电路(IC)形成方法，其中，在一半导体层内形成数个沟槽以界定半导体台面。该方法初始只在该沟槽内形成侧壁间隔体于该半导体台面的暴露侧壁上，而不是立即用隔离材料填满该沟槽以及执行平坦化工艺以在装置形成前完成该STI区。在该侧壁间隔体形成后，使用该半导体台面形成装置(例如，场效应晶体管、硅电阻器等等)，且视需要，在相邻半导体台面之间的沟槽内可形成附加装置(例如，多晶硅电阻器)。随后，沉积中段(MOL)介电质(例如，共形蚀刻停止层及毯覆层间介电质(ILD)层)于该装置上方，藉此填满在该沟槽内的任何残留空间且完成该STI区。也揭示一种使用该方法所形成的IC结构。

技术领域

本发明有关于集成电路(IC)，且更特别的是，有关于形成具有浅沟槽隔离(shallow trench isolation；STI)区的集成电路(IC)结构的改良方法及所产生的IC结构。

背景技术

具体而言，在使用绝缘体上覆半导体晶片(例如，绝缘体上覆硅(SOI)晶片)的习知集成电路(IC)加工中，通过形成浅沟槽隔离(STI)区来界定用于装置区的半导体台面。具体言之，此类加工以包括半导体衬底(例如，硅衬底)、在半导体衬底上的绝缘体层(例如，埋藏氧化物(BOX)层)及在绝缘体层上的半导体层(例如，硅层)的绝缘体上覆半导体晶片开始。光刻图案化及蚀刻该半导体层以形成数个沟槽，该沟槽垂直或几乎垂直地延伸穿过半导体层到绝缘体层或进入绝缘体层且侧向包围用于在半导体层内的装置区的半导体台面。然后，沉积隔离材料(例如，氧化硅)以填满该沟槽，且执行平坦化工艺(例如，化学机械研磨(CMP)工艺)以便从半导体台面的顶面移除隔离材料，藉此形成STI区。半导体装置(例如，场效应晶体管(FET)、双极型接面晶体管(BJT)、二极管等等)随后形成于该半导体台面中，以及该STI区提供电气隔离。可惜，包括形成此种STI的IC加工可能成本高又耗时。因此，本领域亟须一种形成具有浅沟槽隔离(STI)区的集成电路(IC)结构的改良方法。

发明内容

鉴于上述，揭示于本文的是形成具有侧壁间隔体及中段(MOL)含介电质浅沟槽隔离(STI)区的集成电路(IC)结构的方法的具体实施例。具体言之，在该方法中，在半导体层内可形成沟槽以界定至少一半导体台面。该方法初始只在该沟槽内形成侧壁间隔体于该半导体台面的暴露侧壁上，而不是立即用隔离材料填满该沟槽以及执行平坦化工艺(例如，化学机械研磨(CMP)工艺)以在装置形成前完成该STI区。在该侧壁间隔体形成后，可使用该半导体台面形成(数个)装置(例如，场效应晶体管、双极型接面晶体管、异质接面双极晶体管、电容器、电阻器等等)，且视需要，可在相邻半导体台面之间的沟槽内形成(数个)附加装置(例如，电阻器)。随后，可沉积中段(MOL)介电质(例如，共形蚀刻停止层及毯覆层间介电质(ILD)层)于该装置上方且于在该沟槽内的任何残留空间中，藉此完成该STI区。本文也揭示使用上述方法所形成的IC结构的具体实施例。

一般而言，揭示于本文的是形成具有侧壁间隔体及中段(MOL)含介电质浅沟槽隔离(STI)区的集成电路(IC)结构的方法的具体实施例。该方法包括在一半导体层中形成数个沟槽以界定至少一半导体台面，其具有数个第一侧壁。第一侧壁间隔体可形成于该沟槽内以便侧向邻接该半导体台面的该第一侧壁。在该第一侧壁间隔体形成后，但是在该沟槽被完全填满前，可使用该半导体台面形成一半导体装置(例如，场效应晶体管(FET)、电阻器等等)。在该半导体装置完成后，至少一中段(MOL)介电层(例如，毯覆层间介电质(ILD)层)可沉积于该半导体装置上方且于在该沟槽内的任何残留空间中。应注意，该第一侧壁间隔体与该毯覆ILD层可由不同的介电质材料制成。