[发明专利]半导体静电放电保护元件

说明书

本公开的一实施例提供一种半导体静电放电(ESD)保护元件。该半导体ESD保护元件包括：一基底，是具有一第一导电型；一栅极，是形成在该基底上；一源极区和一漏极区，是形成在该基底中；以及一本体区，是形成在该基底中。该基底及该本体区包括一第一导电型，该源极区和漏极区包括一第二导电型，且该第一导电型和第二导电型彼此互补。该本体区电性连接至栅极。

技术领域

本公开涉及一种半导体静电放电保护元件。

背景技术

随着技术的进步，现代晶片可让具有多种各样的电子电路配置在晶片中。例如，整合于晶片中的集成电路(ICs)可被分为核心电路和输入/输出(I/O)电路，而核心电路和I/O电路各自被具有不同电压的电源供应源所驱动。为了接收外部供应电源，需有用于核心电路与I/O电路的接垫。

已发现静电荷在作业流程(例如制造、测试、封装和输送等)中，易借着接垫传递至晶片中的内部电路。这多余的静电荷，被称之为静电放电(ESD)，会影响并损坏晶片中的内部电路。随着产品在ICs上变得更加精密，它们也变得更容易受到外部环境的影响。因此，ESD对现代电子产品持续地构成威胁。

各种ESD保护电路和元件已被提出来，作为因应ESD问题的对策。通常，正常IC在操作中，ESD保护元件是关掉的。但当ESD事件发生时，必须快速地触发ESD保护元件，以使ESD电流重新被引导并绕开其内部电路。因此，在半导体制程领域中持续有需要发展具有较低触发电压的ESD保护元件，以使ESD保护元件可被快速地导通，而给予内部电路立即的保护。

上文的「现有技术」说明仅是提供背景技术，并未承认上文的「现有技术」说明公开本公开的标的，不构成本公开的现有技术，且上文的「现有技术」的任何说明均不应作为本公开的任一部分。

发明内容

本公开的一实施例提供一种半导体静电放电(ESD)保护元件。该半导体ESD保护元件包括：一基底，是具有一第一导电型；一栅极，是形成在该基底上；一源极区和一漏极区，是形成在该基底中；以及一本体区，是形成在该基底中。该基底及该本体区包括一第一导电型，该源极区和漏极区包括一第二导电型，且该第一导电型和第二导电型彼此互补。该本体区电性连接至栅极。

在本公开的一些实施例中，该漏极区形成在该栅极及该本体区之间。

在本公开的一些实施例中，还包括一第一绝缘结构，是形成在该基底中，该本体区藉该第一绝缘结构，与该漏极区分隔。

在本公开的一些实施例中，该源极区的一底表面、该漏极区的一底表面以及该本体区的一底表面，是与该基底接触。

在本公开的一些实施例中，还包括一第一阱区，是形成在该基底中，且该第一阱区包括该第一导电型。

在本公开的一些实施例中，该源极区、该漏极区以及该本体区，藉该第一阱区，与该基底分隔。

在本公开的一些实施例中，该源极区的一底表面、该漏极区的一底表面以及该本体区的一底表面，是与该第一阱区接触。

在本公开的一些实施例中，还包括一掺杂区、一第二阱区以及一深阱，是形成在该基底中，其中该掺杂区、该第二阱区以及该深阱，包括该第二导电型。

在本公开的一些实施例中，还包括一第二绝缘结构，是形成在该基底中，且该本体区藉该第二绝缘结构，与该掺杂区分隔。

在本公开的一些实施例中，该掺杂区藉该第二阱区，与该深阱分隔。

在本公开的一些实施例中，该掺杂区的一底表面与至少该第二绝缘结构的一底表面的一部分，是与该第二阱区接触。

在本公开的一些实施例中，该第一阱区与该第二阱区，是藉该深阱与该基底分隔。

在本公开的一些实施例中，该第一阱区的一底表面与该第二阱区的一底表面，是接触该深阱。