[发明专利]大容量存储器电路的3D错层堆叠封装结构

权利要求书

1.一种大容量存储器电路的3D错层堆叠封装结构，其特征在于：该封装结构包括储存器芯片、胶粘剂、键合丝、基板和外壳；所述储存器芯片为多个，采用垂直错层堆叠方式形成3D芯片组，各储存器芯片之间采用胶粘剂粘接；所述3D芯片组采用胶粘剂粘接在基板上，基板采用胶粘剂固定在外壳上；所述3D芯片组与基板之间、3D芯片组与外壳之间、储存器芯片与储存器芯片之间均采用键合丝完成电连接。

2.根据权利要求1所述的大容量存储器电路的3D错层堆叠封装结构，其特征在于：该封装结构还包括盖板，所述盖板与外壳之间形成密封的封装体，3D芯片组封装于所述封装体内。

3.根据权利要求1所述的大容量存储器电路的3D错层堆叠封装结构，其特征在于：所述垂直错层堆叠方式是指各存储器芯片沿垂直方向上堆叠，相邻存储器芯片在水平方向错开，且各存储器芯片的中心点在垂直方向上重合。

4.根据权利要求1或3所述的大容量存储器电路的3D错层堆叠封装结构，其特征在于：所述封装结构中，各存储器芯片的PAD点均设计在芯片上相对的两侧。

5.根据权利要求4所述的大容量存储器电路的3D错层堆叠封装结构，其特征在于：所述存储器芯片的数量至少为2个，两个相邻芯片错开后，要保证既露出芯片PAD点，也有足够大的粘接面。

6.根据权利要求3所述的大容量存储器电路的3D错层堆叠封装结构，其特征在于：所述存储器芯片设计为长方形，其长度比宽度大至少4mm，以保证错开后能露出芯片PAD点。

7.根据权利要求1所述的大容量存储器电路的3D错层堆叠封装结构，其特征在于：所述存储器电路中各芯片的连接关系为：各存储器芯片之间为并联关系；每个存储器芯片的电源(VCC)并联在一起；每个存储器芯片的地(GND)并联在一起；每个存储器芯片的信号线Signal 1、Signal 2、Signal 3、……、Signal N并联在一起；每个存储器芯片的使能端Select 1、Select 2、Select 3、……、Select N单独引出。

8.根据权利要求1所述的大容量存储器电路的3D错层堆叠封装结构，其特征在于：所述胶粘剂为环氧树脂胶、聚氨酯、硅胶或合金焊料片；所述键合线为铝硅丝、金丝、铝丝或铜丝；所述基板为PCB基板或陶瓷基板；所述外壳为陶瓷管壳、金属管壳或塑封材料；所述盖板为金属盖板或陶瓷盖板。

9.根据权利要求2所述的大容量存储器电路的3D错层堆叠封装结构，其特征在于：所述基板与外壳为一体化结构，或者为相互独立的两个组装；所述外壳与盖板之间的密封为平行缝焊、焊料环低温烧结密封、激光焊接或储能焊密封方式。