[发明专利]大容量存储器电路的3D错层堆叠封装结构

说明书

本发明公开了一种大容量存储器电路的3D错层堆叠封装结构，属于电子产品封装技术领域。该封装结构包括储存器芯片、胶粘剂、键合丝、基板和外壳；所述储存器芯片为多个，采用垂直错层堆叠方式形成3D芯片组，各储存器芯片之间采用胶粘剂粘接；所述3D芯片组采用胶粘剂粘接在基板上，基板采用胶粘剂固定在外壳上；所述3D芯片组与基板之间、3D芯片组与外壳之间、储存器芯片与储存器芯片之间均采用键合丝完成电连接。本申请芯片之间采用垂直错层堆叠方式，不但提高了储存容量，还可以满足国内尖端行业对储存器产品的高可靠性需求。

技术领域

本发明涉及电子产品封装技术领域，具体涉及一种大容量存储器电路的3D错层堆叠封装结构。

背景技术

存储器电路在太空数据存储、高端电子对抗、网络信息安全、分布式计算、高速数据采集、大数据存储、工业智能化等领域被广泛使用，特别是卫星和火箭上，对大容量、高可靠存储器电路的需求越来越大。我国的存储器电路产品，一般以单芯片封装或者多芯片2D封装为主，有效存储容量与封装面积的比例不高，不能满足尖端行业对大容量存储的需求。一些封装厂商采用多芯片3D堆叠封装的方法，可以大幅度提高存储容量与封装面积的比例，但目前国内的提出的3D封装方案基本上都是以塑封为主，塑封方案虽然在存储容量上有所提升，但由于塑封自身特点，在可靠性上存在不足之处。总之，现阶段国内产品很难同时满足航空航天等领域的对存储器产品的大容量和高可靠需求。

发明内容

本发明的目的在于提供一种大容量存储器电路的3D错层堆叠封装结构，该结构以陶瓷外壳完成存储器芯片的3D堆叠封装，与现有技术中产品相比，不但提高了储存容量，还可以满足国内尖端行业对储存器产品的高可靠性需求。

为实现上述目的，本发明所采用的技术方案如下：

一种大容量存储器电路的3D错层堆叠封装结构，包括储存器芯片、胶粘剂、键合丝、基板和外壳；所述储存器芯片为多个，采用垂直错层堆叠方式形成3D芯片组，各储存器芯片之间采用胶粘剂粘接；所述3D芯片组采用胶粘剂粘接在基板上，基板采用胶粘剂固定在外壳上；所述3D芯片组与基板之间、3D芯片组与外壳之间、储存器芯片与储存器芯片之间均采用键合丝完成电连接。该封装结构还包括盖板，所述盖板与外壳之间形成密封的封装体，3D芯片组封装于所述封装体内。

所述垂直错层堆叠方式是指各存储器芯片沿垂直方向上堆叠，相邻存储器芯片在水平方向错开，且各存储器芯片的中心点在垂直方向上重合(同轴)。所述封装结构中，各存储器芯片的PAD点均设计在芯片上相对的两侧。

所述存储器芯片的数量至少为2个，两个相邻芯片错开后，要保证既露出芯片PAD点，也有足够大的粘接面。

所述存储器芯片设计为长方形，其长度比宽度大至少4mm，以保证错开后能露出芯片PAD点。

所述存储器电路中各芯片的连接关系为：各存储器芯片之间为并联关系；每个存储器芯片的电源(VCC)并联在一起；每个存储器芯片的地(GND)并联在一起；每个存储器芯片的信号线Signal 1、Signal 2、Signal 3、……、Signal N并联在一起；每个存储器芯片的使能端Select 1、Select 2、Select 3、……、Select N单独引出。

所述胶粘剂为环氧树脂胶、聚氨酯、硅胶或合金焊料片；所述键合线为铝硅丝、金丝、铝丝或铜丝；所述基板为PCB基板或陶瓷基板；所述外壳为陶瓷管壳、金属管壳或塑封材料；所述盖板为金属盖板或陶瓷盖板。

所述基板与外壳为一体化结构，或者为相互独立的两个组装；所述外壳与盖板之间的密封为平行缝焊、焊料环低温烧结密封、激光焊接或储能焊密封方式。

本发明的优点和有益效果如下：