[发明专利]一种双精度浮点开方运算的方法及系统

说明书

本发明涉及一种双精度浮点开方运算的方法及系统，包括：步骤1，将64位双精度浮点数分解为符号位、阶数及尾数，基于符号位判断待开方数的正负值，基于阶数判断待开方数的阶码奇偶性，根据阶码奇偶性将尾数进行移位，并将符号位与运算后的阶码存入RAM中；步骤2，将待开方数的尾数部分输入开方模块，通过CORDIC算法将放大后的106位定点数进行开方运算，在FPGA中通过移位运算处理校正系数K值，根据尾数大小计算辅助参数COMPLE，同时，在106位的定点数数运算中，其部分迭代运算(i，3i+1次)时进行重复迭代；步骤3，输出尾数的算术平方根，将特殊值隔离后，与RAM中的符号位与阶码组合，完成双精度浮点数开方运算。通过本发明，能够大幅提高运算效率。

技术领域

本发明属于数字信号处理应用领域，涉及一种双精度浮点数的开方运算的算法及其实现方法。

背景技术

现代数字信号处理中，加减乘除运算使用最为频繁。开平方运算虽然没有上述运算使用的那么广泛，但作为一种基本的数学运算，其在工程实践中仍然有较为重要的应用，例如三角学，二次方程求解，数值分析，概率统计，图像处理等领域，开平方计算有很多不同的算法，例如，牛顿迭代法、SRT-冗余算法、非冗余算法、CORDIC算法等。经过分析，本设计采用了更适合FPGA实现的坐标旋转数字计算(Coordinate Rotation Digital Computer,CORDIC)这种算法来求解平方根，重点分析了对校正系数K值的处理方式，对辅助参数COMPLE的选取方法，以及在迭代次数与FPGA资源、运算速率上的平衡，给出了用FPGA实现基于CORDIC算法的浮点数开平方计算的模型，并对流水线结构的算法与Xilinx公司Floating-Point核做了仿真综合性能的对比，综合报告表明采用的方法资源消耗略高于Xilinx IP核，但运算速率更高，而且同样可以达到非常高的计算精度。

任何浮点数开方运算方法，由于其运算属于非线性运算，定点数开方过程都是基于迭代方法计算出来的，常用的迭代方法包括牛顿迭代法、SRT-冗余算法、非冗余算法、CORDIC算法等。通常由于实现逻辑复杂、资源占用量大，SRT-冗余算法和非冗余算法在实际中不太适用，用得最多的是牛顿迭代法和CORDIC算法。

文献“单精度浮点数开方算法设计及FPGA实现”中采用了开方中值定理的算法来完成尾数部分的定点数开方运算，这种算法原理清晰、易于实现，但其迭代次数随着待开方定点数位宽增大呈指数上升，其最大实现位宽为16位，难以满足双精度浮点数的开方要求。文献“基于浮点数的CORDIC算法的研究与设计”则采用了CORDIC算法，设计内容也不仅包括开方运算，还包含其他三角函数及部分线性运算，但其设计是基于单精度浮点数，在上升至双精度时其运算速率、资源消耗则会明显上升。而文献“基于CORDIC算法求解平方根的研究与FPGA实现”则只说明了一种定点数开方的实现方法，其待开方数的定义域无法应用在双精度浮点数中。

发明内容

本发明的目的是针对双精度浮点开方运算，研究设计一种基于CORDIC算法的高速率、低资源消耗的高精度处理方法，可以在保证双精度浮点数所能表示的数据精度的同时，完成浮点数的开平方运算。

本发明的技术方案为一种双精度浮点开方运算的方法，具体包括如下步骤：

步骤1，将64位双精度浮点数分解为符号位、阶数及尾数，基于符号位判断待开方数的正负值，基于阶数判断待开方数的阶码奇偶性，根据阶码奇偶性将尾数进行移位，并将符号位与运算后的阶码存入RAM中；

步骤2，将待开方数的尾数部分输入定点开方模块，通过CORDIC算法将放大后的106位定点数进行开方运算，该方法在FPGA中通过移位运算处理校正系数K值，根据尾数大小计算辅助参数COMPLE，同时，在106位的定点数数运算中，其迭代运算中第i和3i+1次进行重复迭代，i为迭代运算的当前迭代次数；

步骤3，将尾数的算术平方根输出，根据IEEE-754标准，将特殊值隔离后，与RAM中的符号位与阶码进行组合，完成双精度浮点数开方运算。