[发明专利]比特标记方法、存储器控制电路单元以及存储器存储装置

权利要求书

1.一种比特标记方法，用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个存储单元，所述比特标记方法包括：

根据多个读取电压中的第一读取电压读取所述多个存储单元中的多个第一存储单元并执行第一解码操作以产生第一码字以及第一校验信息，并且根据所述第一校验信息判断所述第一码字是否为有效码字，其中所述第一码字包括X个比特且X为正整数；

若所述第一码字非为所述有效码字时，根据所述多个读取电压中的第二读取电压读取所述多个第一存储单元并执行所述第一解码操作以产生第二码字以及第二校验信息，并且根据所述第二校验信息判断所述第二码字是否为所述有效码字，其中所述第二码字包括X个比特；以及

若所述第二码字非为所述有效码字且所述第一码字的X个比特中的第Y个比特不同于所述第二码字的X个比特中的第Y个比特时，记录所述X个比特中的第Y个比特为第一不可靠比特，其中Y为小于或等于X的正整数。

2.根据权利要求1所述的比特标记方法，其中所述可复写式非易失性存储器模块没有记录所述多个读取电压与所述多个存储单元的存储状态之间的对应关系。

3.根据权利要求1所述的比特标记方法，还包括：

根据所述多个读取电压中的第三读取电压读取所述多个第一存储单元并执行所述第一解码操作以产生第三码字以及第三校验信息，并且根据所述第三校验信息判断所述第三码字是否为所述有效码字，其中所述第三码字包括X个比特；以及

若所述第三码字非为所述有效码字且所述第二码字的X个比特中的第Z个比特不同于所述第三码字的X个比特中的第Z个比特时，记录所述X个比特中的第Z个比特为一第二不可靠比特，

其中Z为小于或等于X的正整数，所述第一校验信息的总和小于所述第二校验信息的总和且所述第二校验信息的总和小于所述第三校验信息的总和。

4.根据权利要求3所述的比特标记方法，其中所述第一不可靠比特的可靠度小于所述第二不可靠比特的可靠度。

5.根据权利要求4所述的比特标记方法，还包括：

根据所述第一不可靠比特调整对应所述第一码字的第一解码初始值中的第一对应数值，其中所述第一解码初始值包括X个数值，且所述第一对应数值为所述第一解码初始值的X个数值中的第Y个数值；

根据所述第二不可靠比特调整所述第一解码初始值中的第二对应数值，其中所述第二对应数值为所述第一解码初始值的X个数值中的第Z个数值；以及

根据调整后的所述第一解码初始值执行第二解码操作以产生第四码字。

6.根据权利要求5所述的比特标记方法，其中所述第一解码操作为硬比特模式解码操作且所述第二解码操作为软比特模式解码操作。

7.根据权利要求1所述的比特标记方法，还包括：

对所述第一码字以及所述第二码字执行异或运算以判断所述第一码字的X个比特中的第Y个比特是否相同于所述第二码字的X个比特中的第Y个比特。