[发明专利]光掩模坯及其制备方法

说明书

本发明涉及一种光掩模坯及其制造方法。本发明的光掩模坯，包括透明基材、至少一个含铬且不含硅的膜(A)、以及至少一个含硅和氧或含硅、氧和氮且不含过渡金属的膜(B)，膜(A)和膜(B)彼此接触。在该光掩模坯中，当通过飞行时间二次离子质谱法(TOF‑SIMS)沿膜的厚度方向测量二次离子强度时，在位于膜(A)和膜(B)的界面或其附近且具有源自SiCrO₅的二次离子最大强度的位置处，源自Cr₂O₅的二次离子的强度低于源自Cr的二次离子的强度。

交叉引用相关申请

依据35U.S.C.§119(a)，这个非临时申请要求于2016年12月26日在日本提交的专利申请NO.2016-240740的优先权，其全部内容作为参考结合入本文中。

技术领域

本发明涉及一种加工成用于半导体集成电路的微细加工中的光掩模的光掩模坯，及其制造方法。

背景技术

在半导体技术领域，一直致力于图案特征的进一步微细化的研究开发。近来，由于正在推进包括电路图案微细化、互连图案的减薄和用于电池构成层之间的连接的接触孔图案的微细化，以符合LSI的更高集成度，所以对于微图案化技术的需求日益增加。因此，与光刻微细加工的曝光步骤中使用的光掩模的制造技术相结合，希望具有形成更精细且更精确的电路图案或掩模图案的技术。

通常，当通过光刻法在半导体基材上形成图案时，采用缩小投影(reductionprojection)。因此，在光掩模上形成的图案特征的尺寸是在半导体基材上形成的图案特征的尺寸的约4倍。在目前的光刻技术中，印刷的电路图案的尺寸明显小于用于曝光的光的波长。因此，如果简单地通过将电路图案的尺寸乘以4倍来形成光掩模图案，则由于曝光期间的光学干涉和其它影响，期望的图案不被转印到半导体基材上的抗蚀剂膜。

在一些情况下，通过将光掩模上的图案形成为比实际电路图案更复杂的形状，减轻了曝光期间的光学干涉和其它影响。例如，可以通过将光学邻近校正(OPC)结合到实际电路图案中来设计这样的复杂图案形状。此外，尝试应用分辨率增强技术(RET)(诸如改进的光照、浸没式光刻、或双重曝光(或双重图案化)光刻)，以满足对图案微细化和更高精度的要求。

相移法被用作RET之一。相移法是通过在光掩模上形成能够相移大约180度的膜的图案，使得可以通过利用光学干涉来改善对比度。适用于相移法的光掩模之一是半色调相移型光掩模。典型地，半色调相移型光掩模包括对曝光光线透明的石英或类似材料的基材和形成在基材上的半色调相移膜的光掩模图案，其能够提供大约180度的相移并具有对于有助于图案形成而言不足的透光率。作为半色调相移掩模，专利文献1提出了具有钼硅氧化物(MoSiO)或钼硅氧氮化物(MoSiON)的半色调相移膜的掩模。此外，提出了具有SiO或SiON的半色调相移膜的掩模。

同时，还需要比以往更微细化掩模图案。为了提高分辨率，使用其中层叠有硬掩模膜的光掩模坯，以在掩模图案的图案化步骤中使抗蚀剂膜的厚度最小化。例如，当使用含铬膜作为遮光膜时，在其上形成含硅膜作为硬掩模。

引用文献列表

专利文件1：JP-A H07-140635

发明内容

然而，已经发现，当光掩模坯或光掩模具有包括彼此接触的含铬膜和含硅膜的膜结构时，由于随着时间的劣化而产生缺陷。

本发明的目的在于提供一种光掩模坯，其在光掩模坯或光掩模具有包含彼此接触的含铬膜和含硅膜的膜结构的情况下，限制由于随着时间的劣化而产生的缺陷，还提供了一种制备该光掩模坯的方法。