[发明专利]芯片封装结构

说明书

本发明公开一种芯片封装结构，包括芯片封装层及至少一导电结构层。芯片封装层包括至少一芯片及封装胶体，其中芯片具有上表面，封装胶体包覆芯片且暴露上表面。导电结构层包括多个第一导电柱及多个第二导电柱，其中这些第一导电柱配置于上表面上，这些第二导电柱配置于上表面上，这些第二导电柱位于上表面的边缘与这些第一导电柱之间，这些第二导电柱沿边缘的延伸方向的密度大于或等于这些第一导电柱沿边缘的延伸方向的密度的1.2倍。

技术领域

本发明涉及一种芯片封装结构。

背景技术

近年来，随着电子产品的需求朝向高功能化、信号传输高速化及电路元件高密度化，半导体相关产业也日渐发展。在半导体产业的半导体封装制作工艺中，可将尚未单体化的芯片封装结构形成于暂时的基板上，然后将芯片封装结构分离于基板。具体而言，可将基板的一端(下文称为掀离端)拉起以将其掀离于芯片封装结构。此外，也可改以将芯片封装结构的一端(下文称为掀离端)拉起以将其掀离于基板。在上述掀离过程中，基板(或芯片封装结构)是从其掀离端往其另一端逐步被掀离于芯片封装结构(或基板)。以芯片封装结构中的各芯片与重布线路层之间的导电柱而言，各芯片上最邻近所述掀离端的导电柱，其在上述掀离过程中会承受较大的掀离应力而有损坏的风险。

发明内容

本发明提供一种芯片封装结构，可提高导电柱在芯片封装结构制作工艺中的可靠度。

本发明的芯片封装结构包括芯片封装层及至少一导电结构层。芯片封装层包括至少一芯片及封装胶体，其中芯片具有上表面，封装胶体包覆芯片且暴露上表面。导电结构层包括多个第一导电柱及多个第二导电柱，其中这些第一导电柱配置于上表面上，这些第二导电柱配置于上表面上，这些第二导电柱位于上表面的边缘与这些第一导电柱之间，这些第二导电柱沿边缘的延伸方向的密度大于或等于这些第一导电柱沿边缘的延伸方向的密度的1.2倍。

本发明的芯片封装结构包括芯片封装层及至少一导电结构层。芯片封装层包括至少一芯片及封装胶体，其中芯片具有第一上表面，封装胶体包覆芯片且暴露第一上表面，封装胶体具有第二上表面，第一上表面与第二上表面共面。导电结构层包括多个第一导电柱及多个第二导电柱，其中这些第一导电柱配置于第一上表面上，这些第二导电柱配置于第二上表面上而位于芯片之外，第一上表面的边缘位于这些第二导电柱与这些第一导电柱之间，这些第二导电柱沿边缘的延伸方向排列。

基于上述，在本发明一实施例的芯片封装结构中，第二导电柱的排列密度或单位面积密度大于第一导电柱的排列密度或单位面积密度的1.2倍，使第二导电柱具有较高的结构强度。在将尚未单体化的芯片封装结构分离于基板的过程中，可让具有较高结构强度的第二导电柱比第一导电柱更邻近掀离端以承受较多的掀离应力，避免掀离应力造成第一导电柱及第二导电柱损坏，从而提高第一导电柱及第二导电柱的可靠度。此外，在本发明另一实施例的芯片封装结构中，第二导电柱是增设于芯片之外的柱体。在将尚未单体化的芯片封装结构分离于基板的过程中，可让第二导电柱比第一导电柱更邻近掀离端，以通过第二导电柱来吸收掀离应力，避免掀离应力造成第一导电柱损坏，从而提高第一导电柱的可靠度。

为让本发明更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。

附图说明

图1A是本发明一实施例的芯片封装结构的剖视图；

图1B是图1A的芯片封装结构的部分结构俯视图；

图2是将尚未单体化的芯片封装结构分离于基板的示意图；

图3是本发明另一实施例的芯片封装结构的部分结构俯视图；

图4是本发明另一实施例的芯片封装结构的剖视图；

图5是本发明另一实施例的芯片封装结构的剖视图；

图6A是本发明另一实施例的芯片封装结构的部分结构俯视图；