[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

具有主表面的半导体衬底；

具有第一存储器晶体管的第一存储器单元；和

具有第二存储器晶体管的第二存储器单元，

所述第一存储器晶体管包括：

第一电荷累积膜，设置在所述半导体衬底的所述主表面上方；和

第一存储器栅极，设置在所述第一电荷累积膜上方，

所述第二存储器晶体管包括：

第二电荷累积膜，设置在所述半导体衬底的所述主表面上方；和

第二存储器栅极，设置在所述第二电荷累积膜上方；以及

所述器件还包括：

控制栅极，所述控制栅极由所述第一存储器单元和所述第二存储器单元共享并且用于选择所述第一存储器晶体管和所述第二存储器晶体管，

其中在平面图中，所述控制栅极被夹在所述第一存储器栅极与所述第二存储器栅极之间。

2.根据权利要求1所述的半导体器件，还包括：

第一杂质区域，设置在所述半导体衬底的所述主表面中，并且在平面图中位于所述控制栅极和所述第一存储器栅极之间；

第一源极线，电耦合到所述第一杂质区域；

第二杂质区域，设置在所述半导体衬底的所述主表面中，并且在平面图中位于所述控制栅极和所述第二存储器栅极之间；以及

第二源极线，电耦合到所述第二杂质区域。

3.根据权利要求2所述的半导体器件，还包括：

第三杂质区域，设置在所述半导体衬底的所述主表面中，并且在平面图中与所述第一杂质区域夹住所述第一存储器栅极；

第四杂质区域，设置在所述半导体衬底的所述主表面中，并且在平面图中与所述第二杂质区域夹住所述第二存储器栅极；

第一位线，电耦合到所述第三杂质区域；和

第二位线，电耦合到所述第四杂质区域，并且在平面图中平行于所述第一位线而延伸。

4.根据权利要求1所述的半导体器件，其中，在所述第一存储器栅极与所述半导体衬底的所述主表面之间、在所述第二存储器栅极与所述半导体衬底的所述主表面之间以及在所述控制栅极与所述半导体衬底的所述主表面之间设置层叠结构，在所述层叠结构中按顺序堆叠第一氧化硅膜、氮化硅膜和第二氧化硅膜。

5.一种半导体器件，包括：

具有主表面的半导体衬底；

第一存储器晶体管，具有设置在所述半导体衬底的所述主表面上方的第一电荷累积膜和设置在所述第一电荷累积膜上方的第一存储器栅极；

选择晶体管，具有以与所述半导体衬底隔离的方式设置在所述半导体衬底的所述主表面上方的控制栅极；和

第一源极线，

其中所述第一存储器晶体管和所述选择晶体管共享在平面图中设置在所述第一存储器栅极与所述控制栅极之间的第一杂质区域，以及

其中所述第一源极线被电耦合到所述第一杂质区域。

6.根据权利要求5所述的半导体器件，还包括：

第二存储器晶体管，具有设置在所述半导体衬底的所述主表面上方的第二电荷累积膜和设置在所述第二电荷累积膜上方的第二存储器栅极；和

第二源极线，

其中所述第二存储器晶体管和所述选择晶体管共享在平面图中位于所述第二存储器栅极和所述控制栅极之间的第二杂质区域，以及

其中所述第二源极线被电耦合到所述第二杂质区域。

7.根据权利要求6所述的半导体器件，

其中所述第一存储器晶体管、所述第二存储器晶体管和所述选择晶体管中的每一个的栅极绝缘膜都具有层叠结构，在所述层叠结构中按顺序堆叠第一氧化硅膜、氮化硅膜和第二氧化硅膜。