[发明专利]半导体器件及其制造方法

说明书

本申请涉及半导体器件及其制造方法。提供其中单元尺寸小并且读取操作中的干扰被抑制的半导体器件以及用于制造该半导体器件的方法。第一存储器单元具有第一存储器晶体管。第二存储器单元具有第二存储器晶体管。控制栅极由第一存储器单元和第二存储器单元共享。在平面图中，控制栅极被夹在第一存储器晶体管的第一存储器栅极和第二存储器晶体管的第二存储器栅极之间。

相关申请的交叉引用

这里通过参考并入2016年12月27日提交的日本专利申请No.2016-252691的全部公开内容，包括说明书、附图和摘要。

技术领域

本发明涉及半导体器件及其制造方法。

背景技术

一些半导体器件包括非易失性存储器。非易失性存储器是即使在电源关闭的情况下也保留存储数据的元件。通过在用于逻辑操作的半导体器件中使用的半导体衬底上方安装非易失性存储器，可以提供功能强大的半导体器件。包括这种非易失性存储器的半导体器件被广泛用作工业机器、家用电器、车载设备等中的嵌入式微型计算机。

一种类型的非易失性存储器单元结构是包括两个晶体管的单元结构：用于选择的晶体管和用于存储器的晶体管。例如在日本未审查专利申请公开No.2004-200504中公开了这种类型的单元结构。

选择晶体管选择非易失性存储器的单元。存储器晶体管通过电荷累积改变阈值电压来存储数据。存储器晶体管具有MONOS(金属氧化物氮化物氧化物半导体)结构。

另一种类型的非易失性存储器单元结构是仅具有用于电荷累积的存储器晶体管的结构。

发明内容

对于如上所述使用两个晶体管的存储器单元结构，一个问题是由于使用两个晶体管，单元尺寸必须足够大以容纳晶体管。

另一方面，对于如上所述仅使用一个晶体管的存储器单元结构，一个问题是由于在读取操作中发生干扰，所以可靠性低。

本说明书和附图中的以下详细描述将更充分地显现本发明的上述和进一步的目的和新颖特征。

根据本发明的一个方面，提供了一种半导体器件，其中第一存储器单元具有第一存储器晶体管，第二存储器单元具有第二存储器晶体管，并且控制栅极被第一存储器单元和第二存储器单元共享。在平面图中，控制栅极被夹在第一存储器晶体管的第一存储器栅极和第二存储器晶体管的第二存储器栅极之间。

根据本发明的第二方面，第一存储器晶体管具有第一存储器栅极，并且选择晶体管具有控制栅极。第一存储器晶体管和选择晶体管共享在平面图中设置在第一存储器栅极和控制栅极之间的第一杂质区域。第一源极线电耦合到第一杂质区域。

根据第一实施例和第二实施例，可以提供单元尺寸小并且抑制了读取操作中的干扰的半导体器件及其制造方法。

附图说明

图1是示意性示出根据本发明第一实施例的芯片形式的半导体器件的结构的平面图；

图2是在图1所示的半导体器件中的存储器单元阵列中形成的存储器单元的电路图；

图3是示出图1所示的半导体器件中的存储器单元阵列区域的一部分的平面图；

图4是沿图3的IV-IV线的示意截面图；

图5A和图5B示出了图3和图4所示的存储器的读取操作和写入操作，其中图5A表示读取操作，图5B表示写入操作；

图6是示出图3和图4所示的半导体器件的制造方法的第一步骤的示意截面图；

图7是示出图3和图4所示的半导体器件的制造方法的第二步骤的示意截面图；