[发明专利]封装元件及其制作方法

说明书

本发明公开了一种封装元件及其制作方法，该封装元件包括导电垫、保护区块以及重布线层。保护区块设置于导电垫上。重布线层设置于保护区块上，且导电垫通过保护区块电连接至重布线层。

技术领域

本发明涉及一种封装元件以及其制作方法，特别是涉及一种使用面板级扇出型封装(fan-out panel level package,FOPLP)技术的封装元件以及其制作方法。

背景技术

在电子元件封装技术中，晶圆级扇出型封装(fan-out wafer level package，FOWLP)技术是将电子元件制作于晶圆上，进行封装与切割。然而，由于现今常见的大尺寸晶圆的直径仅约300毫米(mm)，因此在晶圆上能同时制作封装的电子元件数量有限，为此业界开发出面板级扇出型封装(FOPLP)技术取代晶圆级封装技术。

于现有面板级扇出型封装技术中，一般会将重布线层(redistribution layer)制作于硬质载板上，再将电子元件设置于重布线层上，然后才将硬质载板从重布线层上剥离。然而，重布线层的下表面除了导电垫之外还会有重布线层的介电层暴露出，因此在清洗与蚀刻过程中介电层将相对于导电垫容易受到过度蚀刻，造成重布线层中的结构受到破坏，影响整个封装元件的特性。有鉴于此，传统面板级扇出型封装方法仍有待进一步改善。

发明内容

本发明的一实施例提供一种封装元件，包括导电垫、保护区块以及重布线层。保护区块设置于导电垫上。重布线层设置于保护区块上，且导电垫通过保护区块电连接至重布线层。

本发明的实施例还提供一种封装元件的制作方法。首先，于载板上形成离型层。然后，于离型层上形成保护层与导电垫，其中导电垫设置于保护层的一侧上。接着，于保护层与导电垫上形成重布线层。随后，移除离型层与载板，并蚀刻保护层。

本发明提供的封装元件以及其制作方法是在形成离型层与形成重布线层之间进一步形成整面覆盖的保护层，以保护所形成的重布线层免于在清洗制程或蚀刻制程受到损坏，进而使清洗制程可有效地清洁保护层或导电垫的下表面。藉此，可有助于将导电球黏着于导电垫的下表面，以避免因导电球与导电垫的接合不佳所产生的高阻值或因导电球从导电垫脱落所产生的断路，进而提高产品合格率。

附图说明

图1、图2为本发明第一实施例的封装元件的制作方法示意图；

图3～图5为本发明第二实施例的封装元件的制作方法示意图；

图6、图7为本发明第三实施例的封装元件的制作方法示意图；

图8、图9为本发明第四实施例的封装元件的制作方法示意图；

图10为本发明的封装元件应用至电子设备的一实例的示意图。

附图标记说明：100、300、600-封装元件；102-载板；104-离型层；106、306、426b-导电垫；108、308、426a、508-保护层；108a、508a-保护区块；110-重布线层；112a-第一介电层；112b-第二介电层；112c-第三介电层；112v-通孔；114a-第一图案化导电层；114b-第二图案化导电层；114c-第三图案化导电层；1141-导线；1142-接垫；116-接合材料；118-电子元件；118a-芯片接垫；120-封胶层；124-导电球；426-导电层；D1-切割线；Z-俯视方向；EA-电子设备。

具体实施方式

为使本领域技术人员能更进一步了解本发明，以下特列举本发明的实施例，并配合附图详细说明本发明的构成内容及所欲达成的功效。须注意的是，附图均为简化的示意图，因此，仅显示与本发明有关之元件与组合关系，以对本发明的基本架构或实施方法提供更清楚的描述，而实际的元件与布局可能更为复杂。另外，为了方便说明，本发明的各附图中所示的元件并非以实际实施的数目、形状、尺寸做等比例绘制，其详细的比例可依照设计的需求进行调整。