[发明专利]一种MIPI接口的D-PHY电路在审
| 申请号： | 201711445289.8 | 申请日： | 2017-12-27 |
| 公开（公告）号： | CN108073539A | 公开（公告）日： | 2018-05-25 |
| 发明（设计）人： | 李停 | 申请（专利权）人： | 上海集成电路研发中心有限公司;成都微光集电科技有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40 |
| 代理公司： | 上海天辰知识产权代理事务所(特殊普通合伙) 31275 | 代理人： | 吴世华;陈慧弘 |
| 地址： | 201210 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 主控模块 受控模块 电路 内部数据源 产生模块 时钟通道 数据通道 检错 数字电路实现 配置寄存器 并串转换 检错电路 连接配置 复杂度 寄存器 减小 | ||
1.一种MIPI接口的D-PHY电路，包括主控模块、受控模块、内部数据源产生模块、配置寄存器，其特征在于，所述主控模块和受控模块分别连接配置寄存器，所述主控模块连接内部数据源产生模块，所述主控模块和受控模块中均包括时钟通道和数据通道，所述主控模块和受控模块中的时钟通道和数据通道中均含有检错单元。
2.根据权利要求1所述的一种MIPI接口的D-PHY电路，其特征在于，所述主控模块中含有1-4个数据通道。
3.根据权利要求1所述的一种MIPI接口的D-PHY电路，其特征在于，所述受控模块中含有1-4个数据通道。
4.根据权利要求1所述的一种MIPI接口的D-PHY电路，其特征在于，所述配置寄存器包括I2C接口配置寄存器和APB总线配置寄存器。
5.根据权利要求1所述的一种MIPI接口的D-PHY电路，其特征在于，所述时钟通道和数据通道中均包括计数器单元、状态机单元、检错单元和输出单元，所述状态机单元的三端分别连接计数器单元、检错单元和输出单元。
6.根据权利要求5所述的一种MIPI接口的D-PHY电路，其特征在于，所述状态机单元包括高速状态和超低功耗状态。
7.根据权利要求6所述的一种MIPI接口的D-PHY电路，其特征在于，所述检错单元检测到数据通道或者时钟通道中的信号发生错误时，保持整个时钟通道或者数据通道处于停止状态。
8.根据权利要求5所述的一种MIPI接口的D-PHY电路，其特征在于，所述输出单元中包括串并转换子单元和并串转换子单元，所述串并转换子单元和并串转换子单元均采用数字电路实现。
9.根据权利要求8所述的一种MIPI接口的D-PHY电路，其特征在于，所述串并转换子单元和并串转换子单元含有两个4位移寄存器，这两个移位寄存器一个工作在双边沿采样高速模式I相位时钟的时钟上升沿采样，另一个工作在双边沿采样高速模式Q相位时钟的时钟上升沿采样，双边沿采样高速模式I相位时钟和双边沿采样高速模式Q相位时钟的相位为互补关系，使得两个移位寄存器中的数据交叉组合就得到8-bit并行数据。
10.根据权利要求8所述的一种MIPI接口的D-PHY电路，其特征在于，所述输出单元中设计一个4-bit计数器，将输入的双边沿采样时钟进行4分频得到接收端高速模式时钟；在每计4个数后，将EN信号拉高一个周期，将8-bit数据输出一次。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海集成电路研发中心有限公司;成都微光集电科技有限公司，未经上海集成电路研发中心有限公司;成都微光集电科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711445289.8/1.html，转载请声明来源钻瓜专利网。
- 上一篇：集成电路总线仲裁控制系统
- 下一篇：I2C总线系统、异常设备排查方法
