[发明专利]一种具有大功率高压器件模块结构在审
申请号: | 201711452893.3 | 申请日: | 2017-12-28 |
公开(公告)号: | CN109980006A | 公开(公告)日: | 2019-07-05 |
发明(设计)人: | 陆宇;沈立;程玉华;周润宝;沈金龙 | 申请(专利权)人: | 上海卓弘微系统科技有限公司;上海北京大学微电子研究院;上海芯哲微电子科技股份有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 201399 上海市浦东新区*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 介质层 电场 浓度线性 顶层硅 高耐压 击穿 大功率高压 常规结构 感应电子 高压器件 工作机理 击穿电压 结构参数 界面掺杂 界面电荷 连续增大 器件模块 电荷 电离 反型 硅层 漏端 源端 耗尽 束缚 削弱 引入 积累 研究 | ||
本发明公开了一种具有双面界面掺杂浓度线性增加结构SOI高压器件。该结构在SOI器件介质层上下界面分别注入高浓度N+和高浓度P+,从源端到漏端,N+和P+浓度线性连续增大。器件外加高压时,纵向电场所形成的反型电荷将被未耗尽n+区内高浓度的电离施主束缚在介质层上界面,同时在下界面积累感应电子。引入的界面电荷对介质层电场(E,)产生附加增强场(△E,),使介质层承受更高耐压,同时对顶层硅电场(ES)产生附加削弱场(△艮),避免在硅层提前击穿,从而有效提高器件的击穿电N(BV)。详细研究DCI SOI工作机理及相关结构参数对击穿电压的影响,在5μm介质层、1μm顶层硅上仿真获得825V高耐压,较常规结构提高284.4%,其中,附加场△E,和AEs分别达到725.5V/tm和34V/um。
技术领域
本发明涉及SOI高压器件领域,尤其涉及具有双面界面掺杂浓度线性增加结构SOI高压器件管结构。
背景技术
SOI器件的低纵向耐压限制了其在高压领域的,应用。为此,国内外众多学者已进行了广泛的研究。Merchant提出超薄S01高压器件结构,利用缩短电离积分路径提高硅临界电场,进而获得高击穿电压(BV)。Nakagawa和H.Funaki分别提出N缓冲层及sI—POS层结构。郭宇锋提出阶梯埋氧固定界面电荷(Step Buried Oxide Charge,SBOC)SOI高压器件。H.Kapels提出在Si/Si02界面引入介质槽。他们都是通过在介质层与顶层硅界面引入电荷增强介质层电场的方式提高器件耐压。介质场增强理论总结指出,增强介质层电场是提高SOI器件击穿电压的一种有效方法,并据此提出一系列器件新结构。
发明内容
本发明提供一种具有双面界面掺杂浓度线性增加结构SOI高压器件,以提高LDMOS结构的击穿电压。
本发明提供了LDMOS结构,包括漂移区及位于漂移区中的阱,该阱与漂移区的极型相反,该阱的粒子注入面轮廓线全部或部分是曲线。
可选的,所述轮廓线为圆形或椭圆形。
可选的,所述轮廓线为将多边形的全部或部分尖角改变为弧形后得到的形状。
可选的,该阱的结深大于所述轮廓线上间隔最远两点间距。
可选的,所述粒子注入面是圆形、椭圆形或者将多边形的全部或部分尖角改变为弧形后得到的形状。
附图说明
图1是现有技术中N型LDMOS器件的结构示意图;
图2是现有技术中N型LDMOS器件的一个小单元结构示意图;
具体实施方式
对一个横向SOI LDMOS高压器件,利用常规的结终端技术,可以使击穿电压BV取决于其纵向耐压%肌因而,S01器件击穿电压可以写作:
BV=0.5tsEs+tiEi (1)
式中,ts、ti和Es、Ei,分别为硅层及介质层的厚
度和电场。通过求解二维泊松方程,获得
Es=BV*ts/(t*t)-ts*ti*q*σm/(εi*t*t) (2)
Ef=BV*ts*εs/(εi*t*t)+ts*ts*q*σm/(2εi*t*t) (3)
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海卓弘微系统科技有限公司;上海北京大学微电子研究院;上海芯哲微电子科技股份有限公司,未经上海卓弘微系统科技有限公司;上海北京大学微电子研究院;上海芯哲微电子科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711452893.3/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类