[发明专利]晶体管参数化模块单元在审
申请号: | 201711456525.6 | 申请日: | 2017-12-28 |
公开(公告)号: | CN109977440A | 公开(公告)日: | 2019-07-05 |
发明(设计)人: | 沈立;陆宇;周润宝;沈金龙;程玉华 | 申请(专利权)人: | 上海卓弘微系统科技有限公司;上海芯哲微电子科技股份有限公司;上海北京大学微电子研究院 |
主分类号: | G06F17/50 | 分类号: | G06F17/50 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 201399 上海市浦东新区*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 晶体管参数化模块单元 尺寸匹配 模块单元 晶体管模块 版图结构 匹配连接 优化匹配 紧凑性 晶体管 质心 绘制 | ||
1.一种小尺寸匹配晶体管参数化模块单元,由两个固定匹配连接关系的晶体管组成,其特征在于,所述模块单元提供控制晶体管栅长和栅宽两个参数,修改所述的两个参数,可以调整晶体管的尺寸,内部将自动做出相应调整,仍然保持匹配连接关系。
2.如权利要求1所述的模块单元,其特征在于,所述模块单元中引出八条金属线,供模块单元外部电路连接。
3.如权利要求1所述的模块单元,其特征在于,可以随时调整所述晶体管的栅面积,根据实际版图允许面积,优化匹配精确度。
4.如权利要求1所述的模块单元,其特征在于,所述模块单元采用完全的共质心版图结构。
5.如权利要求1所述的模块单元,其特征在于,所述晶体管左右两边加上等距离的陪衬栅极,避免了因多晶硅刻蚀速率不一致引起的失配。
6.如权利要求1所述的模块单元,其特征在于,所述模块单元中将陪衬管的栅电极与背栅相连,有助于保证晶体管的电学特性不受陪衬管下方形成的伪沟道影响。
7.如权利要求1所述的模块单元,其特征在于,所述模块单元中不用多晶硅而用金属把多个栅电极相互连接起来,防止邻近区域存在多晶硅图形而导致刻蚀速率发生变化。
8.如权利要求1所述的模块单元,其特征在于,所述模块单元正确处理多晶硅栅电极上接触孔的位置。
9.如权利要求1所述的模块单元,其特征在于,所述模块单元具备接近对称的金属连线布局。
10.如权利要求1所述的模块单元,其特征在于,消除陪衬管的源/漏注入,减小模块单元面积。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海卓弘微系统科技有限公司;上海芯哲微电子科技股份有限公司;上海北京大学微电子研究院,未经上海卓弘微系统科技有限公司;上海芯哲微电子科技股份有限公司;上海北京大学微电子研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711456525.6/1.html,转载请声明来源钻瓜专利网。