[发明专利]晶体管参数化模块单元

说明书

本发明提供了大尺寸匹配晶体管参数化模块单元，以提高绘制版图的效率，改善版图的稳定性，其中所述的带参数的大尺寸匹配晶体管模块单元，由两个固定匹配连接关系的晶体管组成。所述模块单元可以随时调整它的栅面积，根据实际版图允许面积，优化匹配精确度。所述模块单元，采用完全的共质心版图结构，提高版图紧凑性。

技术领域

本发明涉及集成电路领域，尤其涉及模拟集成电路设计后端。

背景技术

集成电路设计包括前端设计和后端设计两个阶段，前端设计负责逻辑实现，通常是使用verilog/VHDL之类语言，进行行为级的描述。后端设计是指将前端设计产生的门级网表通过EDA设计工具进行布局布线和进行物理验证并最终产生供制造用的GDS文件的过程，其主要工作职责有：芯片物理结构分析、逻辑分析、建立后端设计流程、版图布局布线、版图编辑、版图物理验证、联络晶圆厂并提交生产数据。所谓GDS文件，是一种图形化的文件，是集成电路版图的一种格式。

随着混合信号设计复杂性的日趋增加，开发工艺设计工具包(PDK，ProcessDesign Kit)并建立验证参考流程对于降低昂贵的设计反复所带来的市场风险是非常重要的。一般来说，晶圆厂会根据工艺技术的要求定制PDK的设计组件，每个工艺都会有一套对应的PDK。

PDK是为模拟/混合信号IC电路设计而提供的完整工艺文件集合，是连接IC设计和IC工艺制造的数据平台。PDK的内容包括：

器件模型(Device Model)：由Foundry提供的仿真模型文件；

符号和视图(Symbols&View)：用于原理图设计的符号，参数化的设计单元都通过了SPICE仿真的验证；

组件描述格式(CDF，Component Description Format)和Callback函数：器件的属性描述文件，定义了器件类型、器件名称、器件参数及参数调用关系函数集Callback、器件模型、器件的各种视图格式等；

参数化单元(Pcell，Parameterized Cell)：它由Cadence的SKILL语言编写，其对应的版图通过了设计规则检查(DRC，design rule check)和版图与电路图(LVS)验证，方便设计人员进行原理图驱动的版图(Schematic Driven Layout)设计流程；

技术文件(Technology File)：用于版图设计和验证的工艺文件，包含GDSII的设计数据层和工艺层的映射关系定义、设计数据层的属性定义、在线设计规则、电气规则、显示色彩定义和图形格式定义等；

物理验证规则(PV Rule)文件：包含版图验证文件DRC/LVS/RC提取，支持Cadence的Diva、Dracula、Assura等。

其中参数化单元(Pcell)中的参数指的就是CDF参数，它们的组合能够实现用户定制的所有功能，是PDK的核心部分。实际上，PDK的库就是指所有参数化单元的合集。具体来说，参数化单元有以下作用：

(1)可以加速插入版图的数据，避免了单元的重复创建；

(2)节省了物理磁盘的空间，相似部分可以被连接到相同的资源；

(3)避免了因为要维护相同单元的多个版本而发生的错误；

(4)实现了层级的编辑功能，不需要为了改变版图的设计而去改变层级结构。

总之，如果拥有了经过验证的参数化单元结构、符号及规则等优化集合的PDK，IC设计人员的工作就能从繁琐易错的任务中解脱出来而变得高质量且富有效率。