[发明专利]一种设备

权利要求书

1.一种电子设备，其特征在于，所述电子设备包括一个主节点和至少一个从节点，所述主节点包括四个主中央处理器CPU、主平台控制单元PCH、第一复杂可编程逻辑器件CPLD，所述至少一个从节点中的每个从节点包括四个从CPU、第二CPLD，其中：

所述第一CPLD分别与所述主PCH和所述四个主CPU电性连接，所述至少一个从节点中的每个从节点中的第二CPLD分别与对应从节点中的四个从CPU电性连接，所述主节点分别与所述至少一个从节点中的每个从节点电性连接；

所述主PCH，用于产生状态同步PMSYNC信号和第一时钟信号，并将所述PMSYNC信号和第一时钟信号发送至所述第一CPLD；

所述第一CPLD，用于将接收到所述PMSYNC信号和第一时钟信号发送至所述四个主CPU；

所述至少一个从节点中的每个从节点包括的第二CPLD，用于接收所述主节点中的主PCH产生的所述PMSYNC信号，获取对应从节点产生的第二时钟信号，分别向对应从节点中的四个从CPU发送所述第二时钟信号，并当检测到所述第二时钟信号的第一类跳变沿时，分别向对应从节点中的四个从CPU发送所述PMSYNC信号；

所述至少一个从节点中的每个从节点包括的四个从CPU，用于根据接收到的第二时钟信号的第二类跳变沿，接收所述PMSYNC信号，其中，第一类跳变沿与第二类跳变沿不同。

2.根据权利要求1所述的电子设备，其特征在于，所述第二时钟信号的频率与所述第一时钟信号的频率相同。

3.根据权利要求1所述的电子设备，其特征在于，所述主节点包括的四个主CPU，用于根据所述第一时钟信号的第二类跳变沿，接收所述PMSYNC信号，并对当前的内存数据进行保存；

所述至少一个从节点中的每个从节点包括的四个从CPU，用于根据所述第二时钟信号的第二类跳变沿，接收所述PMSYNC信号，并对当前的内存数据进行保存。

4.根据权利要求1所述的电子设备，其特征在于，所述第一类跳变沿是下降沿，第二类跳变沿是上升沿。

5.根据权利要求1所述的电子设备，其特征在于，所述电子设备还包括第三CPLD，其中，所述第三CPLD设置在杂散信号板MISC上；

所述主节点中的所述第一CPLD通过所述第三CPLD分别与所述至少一个从节点中每个从节点中的第二CPLD电性连接；

所述至少一个从节点中每个从节点中的第二CPLD，用于通过所述第一CPLD、所述第三CPLD接收所述主节点中的主PCH产生的所述PMSYNC信号。

6.根据权利要求1所述的电子设备，其特征在于，所述主节点还包括主节点互联芯片NC，所述至少一个从节点中的每个从节点还包括从NC；

所述主NC分别与所述主PCH的PMSYNC信号第二输出端、所述至少一个从节点中每个从节点中的从NC电性连接，所述至少一个从节点中每个从节点中的从NC与对应从节点中的第二CPLD电性连接；

所述至少一个从节点中每个从节点中的第二CPLD，用于通过所述主NC、对应从节点中的从NC接收所述主节点中的主PCH产生的所述PMSYNC信号。

7.根据权利要求6所述的电子设备，其特征在于，所述主NC包括缓存器件FIFO；

所述主NC，用于当检测到PMSYNC信号开始标志时，开始接收所述PMSYNC信号，并将接收到的所述PMSYNC信号写到FIFO，将接收到的所述PMSYNC信号发送至所述至少一个从节点中的每个从节点的从NC，当检测到PMSYNC信号结束标志时，终止接收所述PMSYNC信号。

8.根据权利要求1-7任意一项所述的电子设备，其特征在于，所述至少一个从节点中的每个从节点包括的第二CPLD，用于接收所述主节点中的主PCH产生的所述PMSYNC信号，产生第二时钟信号。