[发明专利]一种设备

说明书

本发明实施例公开了一种设备，属于电子技术领域。所述设备包括一个主节点和至少一个从节点，主节点包括四个主CPU、主PCH、第一CPLD，每个从节点包括四个从CPU、第二CPLD，第一CPLD与主PCH和四个主CPU电性连接，每个从节点中的第二CPLD与四个从CPU电性连接，主节点与每个从节点电性连接；主PCH用于产生PMSYNC信号和第一时钟信号，并将其发送至第一CPLD；第一CPLD用于将接收到PMSYNC信号和第一时钟信号发送至四个主CPU；第二CPLD用于接收主PCH产生的PMSYNC信号，获取第二时钟信号，向四个从CPU发送第二时钟信号，当检测到第二时钟信号的第一类跳变沿时，向四个从CPU发送PMSYNC信号；从CPU用于根据第二时钟信号的第二类跳变沿，接收PMSYNC信号。采用本发明，可以防止PMSYNC信号接收错误。

技术领域

本申请涉及电子技术领域，特别涉及一种设备。

背景技术

目前，为了增加服务器的处理能力，可以在服务器中设置有多个节点(比如两个节点)，其中，每个节点可以包括4个中央处理器(Central Processing Unit，CPU)和平台控制单元(Platform Controller Hub，PCH)。另外，可以将其中一个节点设置为主节点，其他节点为从节点。为了防止服务器掉电时内存数据丢失，服务器中往往会设置有掉电时对内存数据进行保存的机制，其中，主节点包括还可以包括状态同步信号驱动器(PMSYNCBUFFER)、从节点还可以包括PMSYNC BUFFER。

具体的，当检测到掉电时，主节点的PCH可以产生状态同步信号(PMSYNC信号)和时钟信号，进而，可以通过主节点中的PMSYNC BUFFER透传给主节点中的4个CPU，并通过主节点中的PMSYNC BUFFER和从节点中的PMSYNC BUFFER透传给从节点中的4个CPU，从而，所有CPU可以通过接收到的PMSYNC信号和时钟信号，得到主PCH产生的PMSYNC信号，进而，可以对当前的内存数据进行保存。

在实现本申请的过程中，发明人发现相关技术至少存在以下问题：

基于上述处理方式，从节点中的CPU通过多个PMSYNC BUFFER才能接收到时钟信号和PMSYNC信号，往往多个PMSYNC BUFFER会造成传输延时，某些情况下，对时钟信号的延迟时长和对PMSYNC信号的延迟时长不一致，这样，从节点的CPU根据接收到的时钟信号的上升沿，接收PMSYNC信号时，会导致时钟信号的上升沿对应PMSYNC信号的跳变沿，从而，导致PMSYNC信号接收错误。

发明内容

为了解决相关技术中存在的PMSYNC信号接收错误的问题，本发明实施例提供了一种设备。所述技术方案如下：

第一方面，提供了一种设备，该设备包括一个主节点和至少一个从节点，主节点包括四个主CPU、主PCH、第一复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)，至少一个从节点中的每个从节点包括四个从CPU、第二CPLD，其中：第一CPLD分别与主PCH和四个主CPU电性连接，至少一个从节点中的每个从节点中的第二CPLD分别与对应从节点中的四个从CPU电性连接，主节点分别与至少一个从节点中的每个从节点电性连接；主PCH，用于产生状态同步PMSYNC信号和第一时钟信号，并将PMSYNC信号和第一时钟信号发送至第一CPLD；第一CPLD，用于将接收到PMSYNC信号和第一时钟信号发送至四个主CPU；至少一个从节点中的每个从节点包括的第二CPLD，用于接收主节点中的主PCH产生的PMSYNC信号，获取对应从节点产生的第二时钟信号，分别向对应从节点中的四个从CPU发送第二时钟信号，并当检测到第二时钟信号的第一类跳变沿时，分别向对应从节点中的四个从CPU发送PMSYNC信号；至少一个从节点中的每个从节点包括的四个从CPU，用于根据接收到的第二时钟信号的第二类跳变沿，接收PMSYNC信号，其中，第一类跳变沿与第二类跳变沿不同。