[发明专利]一种芯片多源时钟树的主干网络

权利要求书

1.一种芯片多源时钟树的主干网络，其特征在于，该主干网络包括位于芯片的时钟线区域的时钟缓冲器、时钟主干线和输出节点：

所述时钟缓冲器位于所述时钟主干线上，用于将时钟信号输出至所述时钟主干线；

所述输出节点位于所述时钟主干线的终点，用于将所述时钟主干线传输的时钟信号输入至下一级时钟树的主干网络；

其中，所述时钟主干线为H型分布的时钟主干线。

2.如权利要求1所述的主干网络，其特征在于，所述时钟主干线为中心对称的H型分布的时钟主干线。

3.如权利要求1所述的主干网络，其特征在于，所述时钟缓冲器为至少一对，每一对所述时钟缓冲器轴对称地分布于H型时钟主干线上。

4.如权利要求1所述的主干网络，其特征在于，所述输出节点为至少一个，所述输出节点分别位于所述时钟线区域平均分成的N个目标区域中的部分或全部目标区域的中心。

5.如权利要求4所述的主干网络，其特征在于，N为4，每一个所述目标区域的长为所述时钟线区域的长的2分之一，所述目标区域的宽为所述时钟线区域的宽的2分之一。

6.如权利要求5所述的主干网络，其特征在于，所述输出节点为4个。

7.如权利要求1所述的主干网络，其特征在于，所述时钟缓冲器为多个同源时钟缓冲器。

8.如权利要求1所述的主干网络，其特征在于，所述输出节点为时钟缓冲器。