[发明专利]闪存阵列的制作方法及闪存阵列

说明书

本发明涉及闪存阵列的制作方法及闪存阵列。在闪存阵列的制作过程中，在计划形成浮置栅极和控制栅极的第二区域进行两次调整控制栅极阈值电压的离子注入，其中第二次离子注入还覆盖计划形成选择栅极的第一区域，利用本发明闪存阵列的制作方法，有利于后续形成的选择栅极形成均匀的导电层(例如多晶硅条)，在闪存阵列工作时，施加在选择栅极上的电压较为均匀，利用包括上述方法制作的闪存阵列，将选择栅极的引出孔设置在整条选择栅极的两端，相较于现有工艺中在选择栅极上每隔一定数量的位线设置一选择栅引出孔，可以简化闪存阵列设计和提高闪存的耦合率。

技术领域

本发明涉及半导体器件及方法，特别涉及闪存阵列的制作方法及闪存阵列。

背景技术

存储器用于存储大量数字信息，近年来，工艺技术的进步和市场需求催生越来越多高密度的各种类型存储器，如静态随机存储器(SRAM)、动态随机存储器(DRAM)、铁电存储器(FRAM)及闪存存储器(FLASH Memory)等。其中，闪存存储器即使在供电电源关闭后仍能保持片内信息，并且具有电可擦除和可重复编程的优点，而不需要特殊的高电压，另外，闪存存储器还具有成本低、密度大的特点，因而成为了非易失性半导体存储技术的主流存储器。

为了提高集成度和工艺效率，嵌入式闪存技术将闪存工艺嵌入到标准的逻辑或混合电路工艺中，提供更多样的性能。由存储管和选择管组成的2T嵌入式闪存由于可以通过选择管将外部干扰(编程串扰，甚至擦除串扰)降低甚至摒除而得到广泛的使用。嵌入式闪存包括低压电路区域(例如1.2V和2.5V)，高压电路区域(例如5V)和闪存单元。

为了使存储管获得好的均匀性和可控性，以及调整存储管的阈值电压，通常对存储管中的控制栅极进行垂直方向的重掺杂离子(例如砷，As)注入。这步离子注入是在形成浅沟槽隔离结构(STI，shallowtrench isolation)后，形成存储管的隧穿氧化层以及浮置栅极前进行。

对于嵌入式闪存来说，施加在浮置栅极上的电压是通过层间介质层(例如ONO，氧化物/氮化物/氧化物)耦合控制栅极上的电压实现的，因此控制栅极与浮置栅极之间的耦合系数(或闪存耦合率)越高，控制栅极的控制能力越好。

此外，利用目前工艺形成的选择栅极，由于选择栅极之间存在残余的浅沟槽隔离氧化物使得选择栅极上的电压不均，考虑到该电压的均匀性，通常设计中每隔64个位线，选择栅极上就要有一个引出孔，通过后端连线将其引出。

发明内容

本发明的主要目的是提高闪存阵列中选择栅极的均匀性。

为实现上述目的，本发明提供了一种闪存阵列的制作方法，包括：提供一基底，所述基底分布有多个计划形成选择栅极的第一区域和计划形成控制栅极的第二区域；在所述基底上依次形成衬垫氧化层、氮化硅层和介质掩模层；刻蚀所述介质掩模层、所述氮化硅层、所述衬垫氧化层以及所述基底以形成浅沟槽；在所述浅沟槽内填充隔离介质，然后去除剩余的所述介质掩模层和所述氮化硅层；在所述第一区域和所述第二区域进行形成阱区的离子注入；在第二区域进行调整控制栅极阈值电压的第一次离子注入和第二次离子注入，并且所述第二次离子注入还覆盖所述第一区域；在所述第一区域形成第一部分选择栅极，在所述第二区域形成浮置栅极；以及回刻蚀所述隔离介质以在所述浮置栅极之间形成开口。

可选的，在回刻蚀所述隔离介质的步骤之后，上述闪存阵列的制作方法还包括：在所述第一区域和第二区域形成层间介质层，然后去除所述第一区域的层间介质层。

可选的，在去除所述第一区域的层间介质层的步骤之后，上述闪存阵列的制作方法还包括：在所述第一区域形成第二部分选择栅极，其中，所述闪存阵列的选择栅极包括所述第一部分选择栅极和所述第二部分选择栅极。

可选的，所述选择栅极的形状为长条形，所述选择栅极包括位于所述长条形的两端的端部，所述闪存阵列的制作方法还包括在所述选择栅极的端部形成选择栅引出孔。