[发明专利]氧化物半导体薄膜晶体管及其制造方法在审
| 申请号： | 201711466514.6 | 申请日： | 2017-12-28 |
| 公开（公告）号： | CN108598171A | 公开（公告）日： | 2018-09-28 |
| 发明（设计）人： | 张宁 | 申请（专利权）人： | 深圳市华星光电技术有限公司 |
| 主分类号： | H01L29/786 | 分类号： | H01L29/786;H01L21/336;H01L29/423 |
| 代理公司： | 深圳市铭粤知识产权代理有限公司 44304 | 代理人： | 孙伟峰;武岑飞 |
| 地址： | 518132 广东*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 栅极绝缘层 氮化硅层 氧化硅层 源层 栅电极 基底 氧化物半导体薄膜 厚度比 漏电极 源电极 晶体管 覆盖栅电极 栅极线交叉 叠层结构 静电击穿 侧表面 上表面 数据线 位置处 叠置 分隔 制造 | ||
1.一种氧化物半导体薄膜晶体管，所述氧化物半导体薄膜晶体管包括：
基底；
栅电极，设置在基底上；
栅极绝缘层，设置在基底上并覆盖栅电极；
有源层，设置在栅极绝缘层上，并与栅电极叠置；以及
源电极和漏电极，设置在有源层的上表面及侧表面上，分别与有源层接触，并且源电极和漏电极彼此分隔开，
其中，所述栅极绝缘层包括氮化硅层/氧化硅层的叠层结构，所述氮化硅层被设置为与栅电极相邻，所述氧化硅层被设置为与有源层相邻，
其中，所述栅极绝缘层的总厚度大于等于且小于等于所述氮化硅层的厚度大于或等于所述氧化硅层的厚度大于或等于并且所述氮化硅层与所述氧化硅层的厚度比大于或等于2。
2.根据权利要求1所述的氧化物半导体薄膜晶体管，其中，所述氮化硅层的厚度大于或等于所述氧化硅层的厚度大于或等于并且所述氮化硅层与所述氧化硅层的厚度比大于或等于3。
3.根据权利要求1所述的氧化物半导体薄膜晶体管，所述氧化物半导体薄膜晶体管还包括设置在有源层上的蚀刻阻挡层，所述蚀刻阻挡层具有穿过其中分别使源电极和漏电极与有源层接触的接触孔。
4.根据权利要求3所述的氧化物半导体薄膜晶体管，所述蚀刻阻挡层为氧化硅层，所述蚀刻阻挡层的厚度大于等于且小于等于
5.根据权利要求1所述的氧化物半导体薄膜晶体管，其中，所述有源层为包含铟、镓、锌的氧化物半导体。
6.一种制造氧化物半导体薄膜晶体管的方法，所述方法包括以下步骤：
在基底上形成栅极；
在基底和栅极上形成栅极绝缘层；
在栅极绝缘层上形成有源层；以及
在有源层的上表面及侧表面上形成分别与有源层接触并且彼此分隔开的源电极和漏电极，
其中，在形成栅极绝缘层的步骤中，在形成有栅电极的基底上形成氮化硅层并在氮化硅层上形成氧化硅层，以形成氮化硅层/氧化硅层的叠层结构，
其中，所述栅极绝缘层的总厚度大于等于且小于等于所述氮化硅层的厚度大于或等于所述氧化硅层的厚度大于或等于并且所述氮化硅层与所述氧化硅层的厚度比大于或等于2。
7.根据权利要求6所述的方法，其中，所述氮化硅层的厚度大于或等于所述氧化硅层的厚度大于或等于并且所述氮化硅层与所述氧化硅层的厚度比大于或等于3。
8.根据权利要求6所述的方法，所述方法还包括以下步骤：在形成有源层之后且在形成源电极和漏电极之前，在有源层上沉积氧化硅，以形成厚度大于等于且小于等于的蚀刻阻挡层，并在蚀刻阻挡层中形成分别使源电极和漏电极与有源层接触的接触孔。
9.根据权利要求6所述的方法，其中，在形成栅极绝缘层的步骤中，依次在340℃以上的温度下通过化学气相沉积来形成氮化硅层和氧化硅层。
10.根据权利要求6所述的方法，其中，所述有源层为包含铟、镓、锌的氧化物半导体。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市华星光电技术有限公司，未经深圳市华星光电技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201711466514.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：纳米线晶体管及其制作方法
- 下一篇：一种低温多晶硅薄膜晶体管及其制作方法
- 同类专利
- 专利分类
