[发明专利]氧化物半导体薄膜晶体管及其制造方法

说明书

提供一种氧化物半导体薄膜晶体管，包括：基底；栅电极，设置在基底上；栅极绝缘层，设置在基底上并覆盖栅电极；有源层，设置在栅极绝缘层上，并与栅电极叠置；以及源电极和漏电极，设置在有源层的上表面和侧表面上，分别与有源层接触，并且源电极和漏电极彼此分隔开。栅极绝缘层包括包含与栅电极相邻的氮化硅层和与有源层相邻的氧化硅层的叠层结构。栅极绝缘层的总厚度可以大于等于且小于等于氮化硅层的厚度大于或等于氧化硅层的厚度大于或等于并且氮化硅层与氧化硅层的厚度比大于或等于2。通过控制氮化硅层与氧化硅层的厚度和厚度比，防止在数据线与栅极线交叉的位置处形成静电击穿。

技术领域

本发明涉及一种氧化物半导体薄膜晶体管及其制造方法，更具体地，涉及一种改善栅极与源/漏极之间的静电击伤的氧化物半导体薄膜晶体管及其制造方法。

背景技术

氧化物半导体薄膜晶体管(Oxide TFT)目前在高端显示、大尺寸OLED面板中的应用越来越广泛。常见的TFT结构根据栅极的位置可以包括底栅型TFT、顶栅型TFT等。在传统的底栅型TFT中，非晶硅TFT中的栅极绝缘层通常采用氮化硅(SiN_x)来形成，通常，栅极绝缘层包括上层和下层，栅极绝缘层的接触有源层的上层采用低速成膜，以保证膜的致密性并减少缺陷，同时改善与沟道的接触界面；栅极绝缘层的接触栅电极的下层使用SiN_x并采用高速成膜，以保证较快的成膜速率来提升产能。在氧化物半导体薄膜晶体管中，栅极绝缘层一般采用单SiO_x或SiN_x+SiO_x来形成。当采用SiN_x+SiO_x来形成栅极绝缘层时，由于SiN_x中含有较多游离的H，游离的H会扩散到有源层中的氧化物中，导致破坏氧化物的半导体特性，从而造成导电性异常。因此，栅极绝缘层的接触栅极的下层为SiN_x，栅极绝缘层的接触有源层的上层是SiO_x。

然而，随着TFT面板的不断改进，LCD大尺寸化、高刷新率、高开口率和低布线阻抗等的需求越来越多，这将要求薄膜晶体管的栅电极、源电极和漏电极皆采用Cu金属来形成，以减少布线电阻。而相比于Al布线，蚀刻Cu的酸的开发及Cu线的刻蚀更加困难，并且刻蚀Cu之后得到的锥角比较差，容易产生倒角。

另外，当使用氧化物半导体薄膜晶体管搭载Cu布线时，在栅极线和数据线交叉的位置处，栅电极/绝缘层/源漏电极会形成一个等效于平板电容器的结构。当使用干刻蚀法形成通孔时，在栅电极、源电极和漏电极上不断积累电荷，如果栅极绝缘层耐压性不足，则会被电场击穿，形成静电击穿(ESD)，导致栅极绝缘层无效。

发明内容

为了解决上述现有技术存在的问题，本发明的目的在于提供一种能够改善静电击穿的氧化物半导体薄膜晶体管及其制造方法。

根据本发明的示例性实施例，提供了一种氧化物半导体薄膜晶体管，所述氧化物半导体薄膜晶体管包括：基底；栅电极，设置在基底上；栅极绝缘层，设置在基底上并覆盖栅电极；有源层，设置在栅极绝缘层上，并与栅电极叠置；以及源电极和漏电极，设置在有源层的上表面及侧表面上，分别与有源层接触，并且源电极和漏电极彼此分隔开。其中，栅极绝缘层可以包括氮化硅层/氧化硅层的叠层结构，氮化硅层可以被设置为与栅电极相邻，氧化硅层可以被设置为与有源层相邻。其中，栅极绝缘层的总厚度可以大于等于且小于等于氮化硅层的厚度可以大于或等于氧化硅层的厚度可以大于或等于并且氮化硅层与氧化硅层的厚度比可以大于或等于2。

根据本发明的示例性实施例，氮化硅层的厚度可以大于或等于氧化硅层的厚度可以大于或等于氮化硅层与氧化硅层的厚度比可以大于或等于3。

根据本发明的示例性实施例，氧化物半导体薄膜晶体管还可以包括设置在有源层上的具有接触孔的蚀刻阻挡层，源电极和漏电极可以通过接触孔与有源层接触。

根据本发明的示例性实施例，蚀刻阻挡层可以为氧化硅层，蚀刻阻挡层的厚度可以大于等于且小于等于