[发明专利]一种低复杂度的量子线路模拟系统

权利要求书

1.一种低复杂度的量子线路模拟系统，包括输入模块、数据处理模块和输出模块，其特征在于，所述的数据处理模块对数据的处理过程如下：

(1)建立数学模型，表征量子态与量子逻辑门操作

对于单量子比特，数学模型为一个1*2的复向量；对于N个量子比特，通过直积运算得到1*2^N的复向量；利用两个1*2^N维的向量，分别存储量子态的实部与虚部，以任意给定量子逻辑门U以及操作的比特编号，表征相应的量子逻辑门；

(2)对量子比特进行分组，将量子比特的编号重排

根据量子比特是否为控制比特或受控比特作为判断条件，将量子比特分为两组：不是控制或受控比特的量子比特记为循环比特，控制或受控量子比特记为操作比特；将所有的操作比特的编号排在循环比特的后面，按照此编号对存储量子态的向量及总的操作矩阵U₀重新排列，所述总的操作矩阵U₀是每一个量子比特对应的量子逻辑门的矩阵形式的直积，循环比特对应的量子逻辑门的矩阵形式为单位矩阵；

(3)对总的操作矩阵U₀降阶，计算输出态

利用重新排布后的总的操作矩阵U₀中矩阵元排布的规律，通过该规律对应的循环比特的2^N-m个量子态分量的逐步遍历，及该规律对应的操作比特进行相应的量子逻辑门计算，将2^N*2^N的矩阵乘法，降阶为2^N-m个2^m*2^m的矩阵乘法，完成数据处理过程；

其中，m为给定量子逻辑门的维度，对于单量子比特逻辑门，m＝1，对于两量子比特逻辑门，m＝2，以此类推。

2.根据权利要求1所述的一种低复杂度的量子线路模拟系统，其特征在于，所述的步骤(2)中，对量子比特进行分组，将量子比特的编号重排的方法如下：

对于N位量子比特，总的操作矩阵U₀为2^N*2^N的矩阵，输出量子态|θ〉_out通过总的操作矩阵U₀与输入量子态|θ〉_in相乘得到，即|θ_out＝U₀*|θ_in；具体的：

1)对于单量子比特逻辑门U_i，总的操作矩阵U₀可表示为：

其中，I为2*2的单位矩阵；将第i位量子比特移至第N位量子比特后，其余量子比特的位置不变，按照编号由小至大的顺序排列，即：

i为1、2....N之间的任一整数，相应的，存储输入量子态|θ_in的编号也做对应的调整；

输入量子态|θ_in改写为：|θ_in＝|q₁q₂...q_i-1q_i+1...q_Nq_t；q₁、q₂...q_i-1、q_i+1...q_N为循环比特，q_i为操作比特；

单位矩阵直积的结果仍为单位矩阵，故总的操作矩阵U₀改写为：

2)对于两量子比特逻辑门U_ij，分组原理与单比特量子逻辑门相同，通过上述方法，将第ij位量子比特移至第N位量子比特后，其余量子比特位置不变，按照编号由小至大的顺序排列，总的操作矩阵U₀改写为：

输入量子态|θ_in改写为：|θ_in＝|q₁q₂...q_i-1q_t+1...q_j-1q_j+1...q_Nq_iq_j；

q₁、q₂...q_i-1、q_i+1...q_j-1q_j+1...q_N为循环比特，q_i、q_j为操作比特；

3)同理，此方法扩展至三位以上的多位量子比特逻辑门操作。

3.根据权利要求1或2所述的一种低复杂度的量子线路模拟系统，其特征在于，所述的步骤(3)对总的操作矩阵U₀降阶的方法如下：

1)对于单量子比特逻辑门

根据所述的步骤(2)的排列结果，将循环比特按照编号从00...00遍历至11...11，步长为1；对于操作比特进行相应的量子逻辑门计算，具体如下：

其中|q₁q₂...q_i-1q_i+1...q_N0〉_in，|q₁q₂...q_i-1q_i+1...q_N1〉_in表示的是输入量子态分量为|q₁q₂...q_i-1q_f+1...q_N0〉，|g₁q₂...q_i-1q_i+1...q_N1〉的系数；

|q₁q₂...q_i-1q_i+1...q_N0〉_out，|q₁q₂...q_i-1q_i+1...q_N1〉_out表示的是输出量子态分量为|q₁q₂...q_i-1q_i+1...q_N0，|q₁q₂...q_i-1q_i+1...q_N1〉的系数；

故将2^N*2^N的矩阵乘法，化简为2^N-1个2*2的矩阵乘法，依次完成每个2*2的矩阵即可得到输出量子态的结果；

2)对于双量子比特逻辑门，降阶方法与单量子比特逻辑门相同；

由于所述的步骤(2)的分组操作，输出量子态|θ〉_out＝U*|θ〉_in可以重新表述为：对于q₁q₂...q_i-1q_i+1...q_j-1q_j+1...q_N的从00...0至11...1的全排列，共2^N-2种情况，对于每一种情况，执行

故将2^N*2^N的矩阵乘法，化简为2^N-2个4*4的矩阵乘法，依次完成每个4*4的矩阵即可得到输出量子态的结果；

3)同理，此方法扩展三位以上更多位的量子比特逻辑门操作。