[发明专利]一种低复杂度的量子线路模拟系统

说明书

本发明公开了一种低复杂度的量子线路模拟系统，属于量子计算领域，克服了现有技术中量子线路模拟存储空间过大、计算时间过长的技术问题。本发明的系统包括输入模块、存储模块和输出模块，存储模块对数据的存储过程如下：(1)建立数学模型，表征量子态与量子逻辑门操作；(2)对量子比特进行分组，将量子比特的编号重排；(3)对总的操作矩阵U₀降阶，计算输出态。本发明利用量子逻辑门隐含的内在规律直接对量子态矢量的矩阵元进行操作，同时，这一方法还具有可扩展性，在未来可以使用超级计算机模拟位数更多的量子计算机。

技术领域

本发明属于量子计算领域，具体涉及一种基于量子线路模型的程序语言描述系统，是一种低时间、空间复杂度的，用计算机对量子线路进行模拟系统。

背景技术

以量子线路模型描述的量子算法，是一种操控量子计算机，使其对输入状态进行处理，并且输出特定的测量值的方法。量子计算机在运行量子算法时因其具有相对普通计算机更高效的处理数学问题的能力，例如能将破解RSA密钥的时间从数百年加速到数小时，故成为一种正在研究中的关键技术。量子计算机的处理速度随量子位数量的增长而指数增长，预计到50位以上时，量子计算机在特定问题上的处理速度将比世界上所有超级计算机的处理速度之和快。然而，现阶段的量子计算机的原型机的量子位数量较少，实际处理速度还没有经典计算机快。为了解决这个问题，人们用理论分析的方法对量子计算机的行为进行预测，这种方法通常用来验证量子算法或者量子计算机行为的正确性，对量子算法和量子计算机设计进行指导。

以往，人们使用代表量子逻辑门的幺正变换矩阵和代表量子态的复数矢量之积对量子态的变化进行分析和模拟仿真。但是，这样的计算的时间、空间复杂度都随着量子位的个数以二次的指数函数增长，当量子位达到20位时，表示一个量子逻辑门所需的矩阵维数达到1048576，以双精度浮点数据类型为例，需要16384GB的内存进行储存，占用的储存空间十分巨大。另外，人们使用量子线路图对量子算法进行描述，这种方法还存在可扩展性差的缺点。

发明内容

1、要解决的问题

针对现有技术中因矩阵运算需要存储空间过大导致无法计算或存储空间足够但计算时间过长而不宜模拟量子线路的问题，本发明提供了一种低复杂度的模拟系统，对量子线路进行模拟。本发明利用量子逻辑门隐含的内在规律直接对量子态矢量的矩阵元进行操作，同时，这一方法还具有可扩展性，在未来可以使用超级计算机模拟位数更多的量子计算机。

2、技术方案

为解决上述问题，本发明采用如下的技术方案。

发明原理：利用量子逻辑门的矩阵特点，将复杂冗余的矩阵乘法降阶为多个低维的矩阵乘法。

一种低复杂度的量子线路模拟系统，包括输入模块、数据处理模块和输出模块，所述的数据处理模块对数据的处理过程如下：

(1)建立数学模型，表征量子态与量子逻辑门操作

对于单量子比特，数学模型为一个1*2的复向量；对于N个量子比特，通过直积运算得到1*2^N的复向量；利用两个1*2^N维的向量，分别存储量子态的实部与虚部，以任意给定量子逻辑门U以及操作的比特编号，表征相应的量子逻辑门；

(2)对量子比特进行分组，将量子比特的编号重排

根据量子比特是否为控制比特或受控比特作为判断条件，将量子比特分为两组：不是控制或受控比特的量子比特记为循环比特，控制或受控量子比特记为操作比特；将所有的操作比特的编号排在循环比特的后面，按照此编号对存储量子态的向量及总的操作矩阵U₀重新排列，所述总的操作矩阵U₀是每一个量子比特对应的量子逻辑门的矩阵形式的直积，循环比特对应的量子逻辑门的矩阵形式为单位矩阵；

(3)对总的操作矩阵U₀降阶，计算输出态