[发明专利]一种亚阈值电路的优化方法及系统

权利要求书

1.一种亚阈值电路的优化方法，其特征在于，包括：

确定亚阈值逻辑门网表中的单位D触发器，单位D触发器具有一位数据输入；

根据亚阈值逻辑门网表建立有向图，通过有向图进行信号流分析，确定各单位D触发器在信号流方向上的顺序，按照信号流的顺序将单位D触发器分组，组内的单位D触发器信号流方向一致且连接同一时钟信号；或根据亚阈值逻辑门网表确定亚阈值电路布局，根据亚阈值电路布局，将同一行上的D触发器按照相对位置关系分组，同时，组内的D触发器连接同一时钟信号；

将组内的单位D触发器替换为多位D触发器，以获得优化的亚阈值逻辑门网表，其中，所述多位D触发器包括多个独立的单位D触发主电路和一个时钟信号电路，所述时钟信号电路为所述多个独立的单位D触发主电路提供时钟信号，每个所述单位D触发主电路分别与所述时钟信号电路构成一个单位D触发器。

2.根据权利要求1所述的优化方法，其特征在于，所述确定亚阈值逻辑门网表中的单位D触发器，包括：

在逻辑门单元库中指定单位D触发器为特定的基本单元，亚阈值逻辑门网表中引用所述特定的基本单元的逻辑单元为单位D触发器。

3.根据权利要求1所述的优化方法，其特征在于，所述确定亚阈值逻辑门网表中的单位D触发器，包括：

根据逻辑描述，从亚阈值逻辑门网表所使用的单元库中确定出单位D触发器的基本单元，在所述亚阈值逻辑门网表中引用所述基本单元的逻辑单位为单位D触发器。

4.根据权利要求1所述的优化方法，其特征在于，所述将组内的单位D触发器替换为多位D触发器之后，还包括：

在多位D触发器的时钟信号输入端插入缓冲器单元，其中，所述缓冲器单元的输入端接所述时钟信号电路提供的时钟信号，所述缓冲器单元的输出端接所述多位D触发器的时钟输入信号端。

5.一种亚阈值电路的优化系统，其特征在于，包括：

单位D触发器确定单元，用于确定亚阈值逻辑门网表中的单位D触发器，单位D触发器具有一位数据输入；

分组单元，用于根据亚阈值逻辑门网表建立有向图，通过有向图进行信号流分析，确定各单位D触发器在信号流方向上的顺序，按照信号流的顺序将单位D触发器分组，组内的单位D触发器信号流方向一致且连接有相同的同一时钟信号源；或根据亚阈值电路布局，将同一行上的D触发器按照相对位置关系分组，同时，组内的D触发器连接有相同的同一时钟信号源；

替换单元，用于将组内的单位D触发器替换为多位D触发器，以获得优化的亚阈值逻辑门网表，其中，所述多位D触发器包括多个独立的单位D触发主电路和一个时钟信号电路，所述时钟信号电路为所述多个独立的单位D触发主电路提供时钟信号，每个所述单位D触发主电路分别与所述时钟信号电路构成一个单位D触发器。