[发明专利]磁环境中的物理设计

说明书

一种用于形成包括电感器的集成电路的技术，该技术减小了电感器和周围的元件之间的磁耦合。该技术包括将电路元件(例如，端子、销、路由迹线)相对于与电感器相关的磁矢量电势、并且相对于与电感器相关的磁通量密度场而特意放置在集成电路上的位置中，以减小或者消除使得系统性能降级的感应信号。

技术领域

本发明涉及一种集成电路，并且具体地涉及一种包括电感器结构的集成电路。

背景技术

通常，电子振荡器电路用于为各种集成电路应用(例如，用于射频混频器的局部振荡器信号，用于产生用于射频信号传输的载波的发射器等)产生重复的振荡电子信号。参考图1，时钟发生器电路可以使用常规的储能电路100，储能电路100是包括耦合到电容器102的电感器104的调谐电路。电荷从电容器102的板来回流动通过电感器，使得调谐电路可以存储以其共振频率振荡的电能。放大器电路108补偿常规储能电路100中的小损耗以维持振荡。通过提供与电池损耗相等且相反的跨导，放大器电路108可以在常规储能电路100的谐振频率下和在由放大器电路108确定的幅度下无限期地持续振荡。

当被周期性地驱动时，电感器104产生延伸超出导电环的范围的随时间变化的磁矢量电势和磁通量密度场(即，磁场)。该磁能可能耦合到相邻的电路中。一些应用程序利用电路中的这种行为，例如变压器。然而，在其它应用中(例如振荡器应用)，这种耦合是不希望的，因为它可能在相邻电路内引起不想要的电压和/或电流。由相邻电路引起的磁场可以耦合到包括电感器104的电路中并降低性能。不需要的耦合可能会降低整个系统的性能。当磁性材料不可用时，屏蔽芯片上电路免受磁场的影响可能是具有挑战性的。因此，需要解决磁耦合的技术。

发明内容

在至少一个实施方式中，一种集成电路，包括：电感器，具有通过电感器的中心的第一轴和通过电感器的中心的第二轴。所述第一轴为第一节点轴，并且包括第一磁节点的第一位置，第一磁节点具有在距离电感器的中心一定距离的第一可忽略的感应电压幅度。第二轴为第一反节点轴，并且包括第一可忽略的磁通量密度场的第二位置，和在距离电感器的中心一定距离的第一感应电压幅度，所述第一感应电压幅度大于所述第一可忽略的感应电压幅度。集成电路包括围绕第一轴聚集并且远离第二轴的第一簇集成电路端子。第一可忽略的感应电压幅度可以为距离电感器的中心的一定距离的最小感应电压幅度，而第一感应电压幅度可以为距离电感器的中心的一定距离的最大感应电压幅度。集成电路可以包括导电结构，具有孔，所述孔至少与电感器一样大。所述孔可以位于电感器的突出表面的中央。导电结构可以配置成AC接地平面。

所述集成电路还可以包括：围绕第一轴聚集并且远离第二轴的第二簇集成电路端子。第一和第二多个集成电路端子可以设置在电感器的相对端部并且与第二轴等距。电感器可以包括至少四个导电环，以及电感器可以具有通过电感器的中心的第三轴，和通过电感器的中心的第四轴。第三轴可以为第二节点轴，并且可以包括第二磁节点的第三位置，第二磁节点具有在距离电感器的中心一定距离的第二可忽略的感应电压幅度。第四轴可以为第二反节点轴。第四轴可以包括第二可忽略的磁通量密度场的第四位置，和在距离电感器的中心一定距离的第二感应电压幅度，所述第二感应电压幅度大于所述第二可忽略的感应电压幅度。所述集成电路还可以包括围绕第三轴聚集并且远离第二轴和第四轴的第二簇集成电路端子。第一簇的端子可以设置在集成电路部分的第一拐角，而第二簇的端子可以设置在集成电路部分的第二拐角处，第二拐角与第一拐角相对。第一簇的端子可以包括一个或多个被配置成容纳高电压水平的电源端子，而第二簇的端子可以包括一个或多个被配置成容纳低电压水平的电源端子。端子可以为集成电路接合垫并且电感器可以位于集成电路模具上的中央。