[实用新型]一种多通道高速测时系统

权利要求书

1.一种多通道高速测时系统，包括FPGA处理系统(1)，其特征在于：所述FPGA处理系统(1)分别电性输入连接激励信号检测子系统(2)、时钟单元(3)和隔离通断触发单元(4)，所述FPGA处理系统(1)电性输出连接存储器模组(5)，所述存储器模组(5)电性输入连接掉电保护电路(7)，所述FPGA处理系统(1)电性双向连接网络通信子系统(6)。

2.根据权利要求1所述的一种多通道高速测时系统，其特征在于：所述时钟单元(3)由温补有源晶体振荡器构成。

3.根据权利要求1所述的一种多通道高速测时系统，其特征在于：所述激励信号检测子系统(2)包括激励信号检测处理器(21)，所述激励信号检测处理器(21)电性输出连接数字信息存储单元(22)，所述激励信号检测处理器(21)电性输入连接高速A/D转换单元(23)，所述高速A/D转换单元(23)电性输入连接高速光电耦合器(24)，所述高速光电耦合器(24)电性输入连接隔离升压电路(25)，所述隔离升压电路(25)电性输入连接激励电源(26)。

4.根据权利要求1所述的一种多通道高速测时系统，其特征在于：所述网络通信子系统(6)包括网络通信处理器(61)，所述网络通信处理器(61)电性输入连接通信指令接收单元(62)，所述网络通信处理器(61)电性双向连接MUC网络通信单元(63)，所述MUC网络通信单元(63)电性双向连接TCP/IP单元(64)，所述TCP/IP单元(64)电性双向连接I/O端口(65)。