[实用新型]一种多通道高速测时系统

说明书

技术领域

本实用新型涉及信息检测技术领域，具体为一种多通道高速测时系统。

背景技术

大型战斗部和巨型火炮试验中，掩体距离测量靶位大都在200-400m位置。在爆轰测试中，常使用放置系列电探针的方法来测量其电离等离子体的导通时间，从而获得爆轰速度。通断靶或电探针均是无源装置，需要额外的激励源对其进行激励，以产生电信号。在外场试验中，多点测量、激励源需要埋设大量长测试线缆，布线耗时费力、测量的精度也很难保证，常常是能否测到实验数据及影响实验质量的关键因素，此外，试验信号中含有大量干扰信号，造成了对实验结果分析的很大困扰。必须采取多种方法，如硬件设计中的抗干扰措施、滤波，软件后处理中的模式识别等，但处理结果差强人意，如何发明一种可以提高测量精度，而且集成激励源和测量一体化、降低信号干扰的多通道高速测时系统及测时数据处理方法，是目前本技术领域人员亟待解决的问题。

实用新型内容

本实用新型的目的在于提供一种多通道高速测时系统，以解决上述背景技术中提出的在外场试验中，多点测量、激励源需要埋设大量长测试线缆，布线耗时费力、测量的精度也很难保证，而且抗干扰能利差，不能集激励和测量一体化的问题。

为实现上述目的，本实用新型提供如下技术方案：一种多通道高速测时系统，包括FPGA处理系统，所述FPGA处理系统分别电性输入连接激励信号检测子系统、时钟单元和隔离通断触发单元，所述FPGA处理系统电性输出连接存储器模组，所述存储器模组电性输入连接掉电保护电路，所述FPGA处理系统电性双向连接网络通信子系统。

优选的，所述时钟单元由温补有源晶体振荡器构成。

优选的，所述激励信号检测子系统包括激励信号检测处理器，所述激励信号检测处理器电性输出连接数字信息存储单元，所述激励信号检测处理器电性输入连接高速A/D转换单元，所述高速A/D转换单元电性输入连接高速光电耦合器，所述高速光电耦合器电性输入连接隔离升压电路，所述隔离升压电路电性输入连接激励电源。

优选的，所述网络通信子系统包括网络通信处理器，所述网络通信处理器电性输入连接通信指令接收单元，所述网络通信处理器电性双向连接MUC网络通信单元，所述MUC网络通信单元电性双向连接TCP/IP单元，所述TCP/IP单元电性双向连接I/O端口。

与现有技术相比，本实用新型的有益效果是：该种多通道高速测时系统，设计合理，可以对有效信号的拾取，从传统的对电压信号取样改为对环路电流信号进行取样，极大的提高了信号的信噪比、完整性和抗干扰能力，多通道之间采用隔离处理，降低信号干扰，而且改变传统激励和信号传输方式，形成一体式设计。

附图说明

图1为本实用新型系统原理框图；

图2为本实用新型激励信号检测子系统框图；

图3为本实用新型网络通信子系统框图。

图中：1 FPGA处理系统、2激励信号检测子系统、21激励信号检测处理器、22数字信息存储单元、23高速A/D转换单元、24高速光电耦合器、25隔离升压电路、26激励电源、3时钟单元、4隔离通断触发单元、5存储器模组、6网络通信子系统、61网络通信处理器、62通信指令接收单元、63 MUC网络通信单元、64 TCP/IP单元、65 I/O端口、7掉电保护电路。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1-3，本实用新型提供一种技术方案：一种多通道高速测时系统，包括FPGA处理系统1，FPGA处理系统1分别电性输入连接激励信号检测子系统2、时钟单元3和隔离通断触发单元4，FPGA处理系统1电性输出连接存储器模组5，存储器模组5电性输入连接掉电保护电路7，FPGA处理系统1电性双向连接网络通信子系统6。