[实用新型]低压差线性稳压器、基准模块及集成片上系统

说明书

技术领域

本实用新型涉及集成电路领域，更具体地，涉及用于集成片上系统(SOC)的低压差线性稳压器(LDO)电路。

背景技术

集成片上系统(SOC)是在单个芯片中集成处理器、存储器和主要外围电路的系统。例如，SOC可以是单芯片无线系统，包括用于多个模拟电路和多个数字电路模块，用于提供蓝牙通信功能和手机通信的主要功能。由于SOC的功能完整性和高效集成特性，SOC在各种电子产品中得到广泛的应用。

在SOC的芯片设计中提供较低功耗的休眠模式，以保证电子产品的低耗电。然而，在休眠模式中，还需要维持一部分数字电路的工作，以维持数字逻辑的状态。SOC芯片的系统供电电压高于数字电路的工作电压。因此，SOC芯片中采用低压差线性稳压器(LDO)电路将系统供电电压转换成数字电路的工作电压。LDO电路在休眠模式下维持数字电路的供电。对于LDO电路的传统架构而言，低功耗和小面积不可避免是两个相互制约的因素。

图1示出根据一种现有技术的LDO电路的示意性电路图。该LDO电路100包括基准模块110、放大模块120、输出模块130和补偿模块140。基准模块110包括带隙基准电路(BGR)111和偏置电路112，分别用于提供基准电压和偏置电流。放大模块120包括运算放大器U1，用于将输出电压Vout的反馈信号与基准电压相比较，以获得二者的误差信号。输出模块130包括串联连接的调整管Q1和电阻R1和R2。该调整管的输出端提供输出电压Vout，电阻R1和R2组成分压网络以获得输出电压的反馈信号。调整管根据误差信号控制调整管的电压降，从而稳定输出电压Vout。补偿模块140包括串联的电容Co和电阻Ro，该补偿模块140例如片外电容及其寄生电阻串联而成，形成一个极点和零点来起到稳定补偿的作用。

在LDO电路中使用的带隙基准电路111可以采用多种架构实现。图2示出在图1所示LDO电路中使用的一种带隙基准电路的示意性电路图。该带隙基准电路111包括3个金属氧化物半导体场效应晶体管(MOSFET)M1至M3、10个双极晶体管B1至B3、一个运算放大器U11和两个电阻R11和R21，其中双极晶体管B2包括一组共8个双极晶体管。在LDO电路工作期间，运算放大器和晶体管将消耗大量的电能。图3示出在图1所示LDO电路中使用的另一种带隙基准电路的示意性电路图。该带隙基准电路111包括5个MOSFET MP1至MP3和MN1、MN2、10个双极晶体管B1至B3和两个电阻R11和R21，其中双极晶体管B2包括一组共8个双极晶体管。该带隙基准电路111省去了一个运算放大器U11，适合广泛uA级别功耗要求的应用，但是对于超低功耗(nA级别功耗性能)应用来说，电阻会占据巨大的面积，基本上不满足实际产品需求。

此外，在现有的LDO电路中，输出模块130的调整管大多采用P型功率晶体管。采用P型功率晶体管更容易做到高运放增益和低电源电压，但是对于超低功耗时，反而会造成环路不稳定，特别是在电容负载需要达到几百pf且负载电流又很小的应用环境下，基本不可能在nA级别功耗下实现稳定性的需求。

因此，希望进一步减小LDO电路的体积和功耗，以及提高容性负载的驱动能力，从而降低成本和提高市场竞争力。

实用新型内容

鉴于上述问题，本实用新型的目的是在于提供一种低压差线性稳压器，其中采用新颖的电路结构得以内置补偿电容、减小体积和功耗以及提高容性负载驱动能力。

根据本实用新型的第一方面，提供一种低压差线性稳压器，用于将供电端提供的供电电压转换成输出端的输出电压，包括：基准模块，用于产生偏置电流和带隙基准电压；放大模块，与所述基准模块相连接，用于将输出电压与所述带隙基准电压进行比较，以获得二者的误差信号；以及输出模块，与所述放大模块相连接，用于根据误差信号控制调整管的电压降，从而稳定输出电压，其中，所述输出模块包括：串联连接在所述供电端和接地端之间的第一晶体管和第二晶体管，所述第一晶体管的控制端接收所述误差信号，所述第二晶体管采用镜像方式从所述放大模块获得所述偏置电流，从而为所述第一晶体管提供所述偏置电流，所述第一晶体管和所述第二晶体管的中间节点作为所述输出端，提供所述输出电压。