[实用新型]一种用于DP‑QPSK接收机的高速ADC的测试系统

权利要求书

1.一种用于DP-QPSK接收机的高速ADC的测试系统，其特征在于，包括

测试终端，用于产生DP-QPSK数据流并进行耦合、移相后输出数据流；

任意波形发生器，与测试终端相连以接收数据流，输出高速模拟信号和时钟信号；

高速ADC，与任意波形发生器相连，用于根据时钟信号将高速模拟信号转换为高速数字信号；

高速缓存电路，与高速ADC相连，用于将高速数字信号转换为低速数字信号；

逻辑分析仪，与高速缓存电路相连，用于将低速数字信号发送至测试终端；

测试终端接收低速数字信号进行信号恢复，将恢复的信号与原始信号进行比对实现测试。

2.如权利要求1所述的一种用于DP-QPSK接收机的高速ADC的测试系统，其特征在于：所述测试终端包括DP-QPSK模块和Labview控制模块，该DP-QPSK模块用于产生DP-QPSK数据流，再进行耦合、移相后输出，及接收所述低速数字信号进行信号恢复及比对；该Labview控制模块用于实现DP-QPSK模块与任意波形发生器和逻辑分析仪之间的数据通信。

3.如权利要求2所述的一种用于DP-QPSK接收机的高速ADC的测试系统，其特征在于：所述DP-QPSK模块包括信号输入单元、本振单元、偏振分光棱镜单元、移相器单元、光电二极管单元和变阻放大器单元；该信号输入单元用于产生DP-QPSK数据流；该本振单元用于产生本振激光器的数据流；该偏振分光棱镜单元与信号输入单元和本振单元相连以将DP-QPSK数据流和本振激光器的数据流分别分成两路信号；该移相器单元与偏振分光棱镜单元相连以将信号进行耦合、移相；该光电二极管单元与移相器单元相连以将光信号转换成电信号；该变阻放大器单元与光电二极管单元相连以进行信号放大。

4.如权利要求2所述的一种用于DP-QPSK接收机的高速ADC的测试系统，其特征在于：所述Labview控制模块与所述任意波形发生器、所述逻辑分析仪和DP-QPSK模块之间分别通过GPIB总线、TCP/IP协议和数据文件实现相连或数据交换。

5.如权利要求1所述的一种用于DP-QPSK接收机的高速ADC的测试系统，其特征在于：所述DP-QPSK模块包括DSP模块，用于接收收低速数字信号进行信号恢复，将恢复的信号与原始信号进行比对实现测试。

6.如权利要求1所述的一种用于DP-QPSK接收机的高速ADC的测试系统，其特征在于：所述任意波形发生器设有一对模拟差分信号输出口和四路时钟输出口，每路时钟输出口相位相差90°。

7.如权利要求1所述的一种用于DP-QPSK接收机的高速ADC的测试系统，其特征在于：所述逻辑分析仪的读取速率须小于所述高速缓存电路缓存所支持的最大读取速率；所述逻辑分析仪的采集位数大于所述高速ADC的有效位数和芯片时钟个数之和。

8.如权利要求1所述的一种用于DP-QPSK接收机的高速ADC的测试系统，其特征在于：所述高速缓存电路设有串行转并行电路和Flash缓存。

9.如权利要求1所述的一种用于DP-QPSK接收机的高速ADC的测试系统，其特征在于：所述高速ADC采用时间交织的分级采样结构。