[实用新型]一种用于DP‑QPSK接收机的高速ADC的测试系统

说明书

技术领域

本实用新型涉及光通讯光纤传输系统技术领域，尤其是一种用于DP-QPSK接收机的高速ADC的测试系统。

背景技术

近年来,相移键控编码技术(DP-QPSK)和相干检测结合提供了高效的光谱利用率。相对于传统上的强度直接编码和直接检测,双偏振相干四相相移键控编码(DP-QPSK)可以大大的提高每个传输波长携带信息的能力。

DP-QPSK的编码解调的原理是：信号通过偏振分光棱镜分为两路,与本地振荡器通过保偏光强分光棱镜分为的两路光在两90°移向器中进行耦合。每个90°移相器有两个臂和差分输出。在本地振荡器的那路，下臂的长度要比上臂长四分之一个周期。90度移相器后有8个光电检测器(PD)或4组的平衡光电检测器。在上臂平衡光电检测器看到的是相内拍积，在下臂平衡光电检测器看到的是相外拍积。平衡光电检测器产生的差分信号被后续的跨阻放大器转换成电压信号。跨阻放大器的差分输出经过模数转换进入后继的数字信号处理模块(DSP)进行数据的还原。DSP中最关键的部件是高速模数转换芯片。其提供了把模拟信号转换成数字信号已进行下一步的算法处理的功能。

目前的在DP-QPSK系统中测试高速ADC的方法存在固有的缺陷：用硬件搭建完整的高速DP-QPSK系统非常负责、昂贵，且ADC一般集成在商用的DSP里，无法单独进行评估，同时需要开发复杂的FPGA算法。

实用新型内容

本实用新型的主要目的在于克服现有技术中的针对现有的在DP-QPSK系统中测试高速ADC成本过高且无法单独评估的缺陷，提出一种用于DP-QPSK接收机的高速ADC的测试系统。

本实用新型采用如下技术方案：

一种用于DP-QPSK接收机的高速ADC的测试系统，其特征在于，包括

测试终端，用于产生DP-QPSK数据流并进行耦合、移相后输出数据流；

任意波形发生器，与测试终端相连以接收数据流，输出高速模拟信号和时钟信号；

高速ADC，与任意波形发生器相连，用于根据时钟信号将高速模拟信号转换为高速数字信号；

高速缓存电路，与高速ADC相连，用于将高速数字信号转换为低速数字信号；

逻辑分析仪，与高速缓存电路相连，用于将低速数字信号发送至测试终端；

测试终端接收低速数字信号进行信号恢复，将恢复的信号与原始信号进行比对实现测试。

优选的，所述测试终端包括DP-QPSK模块和Labview控制模块，该DP-QPSK模块用于产生DP-QPSK数据流，再进行耦合、移相后输出，及接收所述低速数字信号进行信号恢复及比对；该Labview控制模块用于实现DP-QPSK模块与任意波形发生器和逻辑分析仪之间的数据通信。

优选的，所述DP-QPSK模块包括信号输入单元、本振单元、偏振分光棱镜单元、移相器单元、光电二极管单元和变阻放大器单元；该信号输入单元用于产生DP-QPSK数据流；该本振单元用于产生本振激光器的数据流；该偏振分光棱镜单元与信号输入单元和本振单元相连以将DP-QPSK数据流和本振激光器的数据流分别分成两路信号；该移相器单元与偏振分光棱镜单元相连以将信号进行耦合、移相；该光电二极管单元与移相器单元相连以将光信号转换成电信号；该变阻放大器单元与光电二极管单元相连以进行信号放大。

优选的，所述Labview控制模块与所述任意波形发生器、所述逻辑分析仪和DP-QPSK模块之间分别通过GPIB总线、TCP/IP协议和数据文件实现相连或数据交换。

优选的，所述DP-QPSK模块包括DSP模块，用于接收收低速数字信号进行信号恢复，将恢复的信号与原始信号进行比对实现测试。

优选的，所述任意波形发生器设有一对模拟差分信号输出口和四路时钟输出口，每路时钟输出口相位相差90°。

优选的，所述逻辑分析仪的读取速率须小于所述高速缓存电路缓存所支持的最大读取速率；所述逻辑分析仪的采集位数大于所述高速ADC的有效位数和芯片时钟个数之和。

优选的，所述高速缓存电路设有串行转并行电路和Flash缓存。

优选的，所述高速ADC采用时间交织的分级采样结构。

由上述对本实用新型的描述可知，与现有技术相比，本实用新型具有如下有益效果：