[实用新型]半导体测试结构

说明书

技术领域

本实用新型涉及半导体工艺器件技术领域，特别是涉及一种半导体测试结构。

背景技术

在WAT(Wafer Acceptance Test)测试结构中，用于测试连接通孔(Via或CT)的阻值的测试结构一般为如图1所示链状结构，所述测试结构包括：多个呈阵列分布的有源区11、位于靠近所述有源区11两端上方的连接通孔12及位于所述连接通孔12上方的金属层13，所述连接通孔12一端与所述有源区11相连接，另一端与所述金属层13相连接；所述金属层13将所述有源区11依次首尾连接；所述测试结构的两端与测试焊垫14相连接。

如果上述测试结构中的所述连接通孔12的阻值出现异常需要进行失效分析(FA)时，一般会先进行热点分析以确定失效点，然后在热点处再做进一步的分析。在如图1中所示的测试结构中，所述有源区11及所述连接通孔12之间的排布比较稀疏，所以在OBIRCH(用来做热点分析的机台)的成像中，可以清楚地看到热点在哪一个连接通孔的上方，可以实现精确定位。然而，对于一些排列比较紧密的测试结构，在OBIRCH下无法获得清晰的图像，无法区分相邻的两块金属层，在这种情况下，即使有热点，也不能精确定位到某一个连接通孔，给后续的分析带来困难。

目前对于排列比较紧密的测试结构无法精确定位的热点没有好的解决办法，一般是估计热点距离测试结构边缘的距离，并且扩大分析的范围，这样不仅耗时长，而且成功率比较低。

因此，提供一种改进型的半导体测试结构非常必要。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种半导体测试结构，用于解决现有技术中的测试结构对于排列比较紧密的测试结构无法将热点精确定位到某一个连接通孔的问题，以及为了将热点精确定位到某一个连接通孔而带来的测试耗时比较长、成功率低的问题。

为实现上述目的及其他相关目的，本实用新型提供一种半导体测试结构，所述半导体测试结构包括：

若干个间隔排布的有源区；

连接通孔，位于靠近各所述有源区两端的上方，且一端与所述有源区相连接；

第一金属层，与所述连接通孔远离所述有源区的一端相连接；

金属叠层结构，位于所述第一金属层上方，且与所述第一金属层相隔有间距；所述金属叠层结构包括由下至上依次间隔排布的第二金属层至第N金属层，其中，N≥3；所述第二金属层至所述第N金属层均包括若干个间隔排布的金属块，所述金属块的数量与所述连接通孔的数量相同，且所述金属块与所述连接通孔一一上下对应分布。

作为本实用新型的半导体测试结构的一种优选方案，所述第一金属层至所述第N金属层中，相邻金属层之间的间距相等。

作为本实用新型的半导体测试结构的一种优选方案，所述第一金属层至所述第N金属层中，相邻金属层之间的间距不等。

作为本实用新型的半导体测试结构的一种优选方案，相邻所述金属层之间的间距大于或等于所述连接通孔的高度。

作为本实用新型的半导体测试结构的一种优选方案，自所述半导体测试结构的一侧至相对的另一侧，各层所述金属层的金属块按由所述第二金属层中的所述金属块至所述第N层金属层中的所述金属块的顺序呈周期性排布。

作为本实用新型的半导体测试结构的一种优选方案，所述金属块为正方柱形金属块或圆柱形金属块。

作为本实用新型的半导体测试结构的一种优选方案，所述金属块的横向尺寸与所述连接通孔的横向尺寸相同。

作为本实用新型的半导体测试结构的一种优选方案，所述半导体测试结构还包括介质层，所述介质层位于各层金属层之间及同一金属层的所述金属块之间。

作为本实用新型的半导体测试结构的一种优选方案，所述有源区及所述连接通孔均呈阵列分布。

如上所述，本实用新型的半导体测试结构，具有以下有益效果：本实用新型的半导体测试结构可实现热点的精确定位，提高失效分析的成功率，缩短失效分析的时间；同时，本实用新型的半导体测试结构结构简单、易于操作，在现有的测试结构的基础上不需要增加额外的工艺步骤即可得到。

附图说明

图1显示为现有技术中的半导体测试结构的俯视结构示意图。

图2显示为本实用新型的半导体测试结构的截面结构示意图。

图3显示为本实用新型的半导体测试结构的金属块与连接通孔上下一一对应设置的俯视示意图。