[实用新型]一种NORFlash存储组以及NORFlash存储模块

说明书

技术领域

本实用新型涉及闪存技术领域，尤其涉及一种NOR Flash存储组以及NOR Flash存储模块。

背景技术

闪存是一种广泛使用的非易失性计算机存储技术，通常采用浮栅(Floating Gate)或者电荷捕获结构(Charge Trap)在场效应晶体管((Field Effect Transistor，FET)中存储电荷，构成存储单元。

根据读操作时逻辑门的区别，闪存分两种：NAND型和NOR型。NOR型闪存可以对其每一个存储单元进行独立的读写操作，提供了完全的随机存取功能，因此能用于可执行程序的非易失性存储，可取代易失性的SRAM和DRAM。并且，NOR闪存相比于NAND闪存有很大的技术优势：提供通用型的非易失性存储器，具有完全随机存取功能，可用于数据存储以及可执行程序代码存储。如果NOR闪存的存储密度能够进一步提高，NOR闪存将会更具有市场竞争力。因此，设计低制造成本的高密度三维NOR闪存结构有巨大的技术重要性。

实用新型内容

有鉴于此，本实用新型实施例提供一种NOR Flash存储组及NOR Flash存储模块，以解决现有技术中NOR Flash闪存存储密度不高的技术问题。

第一方面，本实用新型实施例提供了一种NOR Flash存储组，包括：

衬底；

位于所述衬底上的缓冲层；

位于所述缓冲层上远离所述衬底一侧的至少两个存储单元，至少两个所述存储单元堆叠设置；

其中，所述存储单元包括：

绝缘层；

位于所述绝缘层上的位线、导电沟道和源线，所述位线、导电沟道和源线依次堆栈设置于所述绝缘层上；

位于所述绝缘层上且分别位于所述位线、导电沟道和源线两侧的隧道电介质层；

位于所述绝缘层上且分别位于所述隧道电介质层远离所述位线、导电沟道和源线一侧的浮栅结构，所述浮栅结构的垂直投影位于所述绝缘层的垂直投影内；

位于所述绝缘层两侧且分别位于所述浮栅结构远离所述隧道电介质层一侧的阻断绝缘层；

分别位于所述阻断绝缘层远离所述浮栅结构一侧且包覆所述阻断绝缘层的控制栅结构。

可选的，所述NOR Flash存储组还包括位于最上层所述存储单元上的绝缘保护层。

可选的，所述隧道电介质层关于所述位线、导电沟道和源线轴对称。

可选的，所述浮栅结构关于所述位线、导电沟道和源线轴对称。

可选的，所述浮栅结构的形状为侧凹字型。

可选的，所述浮栅结构的侧壁厚度为10-40nm。

可选的，所述隧道电介质层的侧壁厚度为2-15nm。

可选的，所述位线、导电沟道和源线的材料分别为n+型硅、p型硅和n+型硅；

或者，所述位线、导电沟道和源线的材料分别为p+型硅、n型硅以及p+型硅。

可选的，所述阻断绝缘层为ONO夹层结构。

第二方面，本实用新型实施例还提供了一种NOR Flash存储模块，包括至少一行或者至少一列第一方面所述的NOR Flash存储组。

本实用新型实施例提供的NOR Flash存储组及NOR Flash存储模块，NOR Flash存储组包括至少两个堆叠设置的存储单元，所述存储单元包括绝缘层，位于绝缘层上的位线、导电沟道和源线，位于绝缘层上且分别位于位线、导电沟道和源线两侧的隧道电介质层，位于绝缘层上且分别位于隧道电介质层远离位线、导电沟道和源线一侧的浮栅结构，位于绝缘层两侧且分别位于浮栅结构远离隧道电介质层一侧的阻断绝缘层，分别位于阻断绝缘层远离浮栅结构一侧且包覆阻断绝缘层的控制栅结构，浮栅结构的垂直投影位于绝缘层的垂直投影内，通过至少两个存储单元堆叠设置，且存储单元中浮栅结构的垂直投影位于绝缘层的垂直投影内，保证不同存储单元中的浮栅结构不粘连，保证每个存储单元独立设计，实现高密度存储。

附图说明

为了更加清楚地说明本实用新型示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本实用新型所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。

图1是本实用新型实施例提供的一种NOR Flash存储组的剖面结构示意图；

图2是沿图1中A-A’位置的剖面结构示意图；