[实用新型]台面PIN的侧面钝化结构

说明书

技术领域

本实用新型涉及光纤通讯技术领域，尤其涉及一种台面PIN的侧面钝化结构。

背景技术

现有的台面PIN的侧面钝化技术主要为开孔扩散技术、生长介质薄膜、涂覆有机薄膜以及离子注入钝化面方式。

使用开孔扩散的“准台面”工艺就像常规的平面PIN一样会在P++与i-InP的接触面形成较大的寄生电容，不具备较好的带宽效应，该工艺芯片常常应用于准高速系统中。

生长介质薄膜主要包括PECVD方式生长SIO2/SINx薄膜，工艺简单，缺点在于SIO2/SINx的非晶结构很难与台面材料InP/InGaAs进行晶格匹配，并且等离子状态下的生长工艺很容易造成台面材料氧化，进一步劣化芯片的Id性能。

涂覆有机薄膜的材料主要是BCB，该材料具有很小的介电常数，能够得到很好的电容效应，但是由于BCB的导热性能较差，从而造成芯片的高温Id特性较差，并且ESD阈值很小，芯片抗电冲击能力很差，导致芯片的长期可靠性能较差，在使用过程中失效风险较大。另外BCB的制备与存储较麻烦，工艺重复性不高，造成工艺复杂，成品率低。

离子注入主要通过注入H+、O+、He+的方式形成高阻区，该方案的主要缺点在于用于离子注入的设备较昂贵，并且注入深度以及注入后的晶格损伤较难去除，在电场作用下易形成暗电流源。

实用新型内容

本实用新型的目的在于提供一种台面PIN的侧面钝化结构，旨在用于解决现有的台面PIN的侧面钝化结构存在寄生电容、芯片性能差、工艺复杂、成品率低、暗电流不可控的问题。

本实用新型是这样实现的：

本实用新型提供一种台面PIN的侧面钝化结构，包括半绝缘InP衬底以及在半绝缘InP衬底上面依次生长的缓冲层、N++型InP层、InGaAs吸收层、InGaAsP过渡层、P++型InP的CAP层和InGaAs接触层，该半绝缘InP衬底上面依次生长的缓冲层、N++型InP层、InGaAs吸收层、InGaAsP过渡层、P++型InP的CAP层和InGaAs接触层构成了阶梯层台面，该阶梯层台面的侧壁上生长有本征InP层，所述本征InP层上依次生长有SIO2层以及SINx层。

进一步地，所述本征InP层的厚度为0.4-1um。

进一步地，所述阶梯层台面为两级阶梯台面结构，其中InGaAs吸收层、InGaAsP过渡层、P++型InP的CAP层和InGaAs接触层构成了第一级阶梯台面，缓冲层与N++型InP层构成了第二级阶梯台面。

进一步地，所述阶梯层台面为正阶梯形台面。

进一步地，所述本征InP层覆盖该阶梯层台面全部侧壁区域。

与现有技术相比，本实用新型具有以下有益效果：

本实用新型提供的这种台面PIN的侧面钝化结构，使用了和芯片材料相同的本征InP对台面侧面进行掩埋的钝化方案，在满足了芯片光电性能的同时克服了PECVD方式的SIO2侧面钝化与光敏Benzocyclobutene(BCB)侧面钝化所造成的暗电流不可控、高温可靠性差等问题，给台面类型的高速接收芯片的制备工艺提供了一种新的方法。

附图说明

图1为本实用新型实施例提供的台面PIN外延片结构的截面示意图；

图2为本实用新型实施例提供的一级台面完成后的芯片截面形貌示意图；

图3为本实用新型实施例提供的二级台面完成后的芯片截面形貌示意图

图4为本实用新型实施例提供的本征InP掩埋完成后芯片截面形貌示意图；

图5为本实用新型实施例提供的RIE工艺SIO2刻蚀后芯片截面形貌示意图；

图6为本实用新型实施例提供的金属电极完成后芯片截面形貌示意图；

图7为本实用新型实施例提供的金属电极完成后芯片表面形貌示意图；

图8为本实用新型实施例提供的芯片暗电流测试图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。