[实用新型]一种异步收发器信号向MLVDS总线信号转换的装置

说明书

技术领域

本实用新型属于通信技术领域，尤其涉及一种一种异步收发器信号向MLVDS总线信号转换的装置。

背景技术

异步收发器接口只能实现两台设备之间点到点通信，且传输速率与抗干扰性较弱。M-LVDS是多点低电压差分信号（Multipoint low Voltage Differential Signaling）的英文缩写，它是LVDS家族中的新成员。 其推出主要是用来优化多点互连应用，所谓多点应用指的是有多个驱动器或者接收器件共享单一的物理链路的互连应用，这种应用要求驱动器件有足够的驱动能力来驱动多路负载，同时要求驱动器件与接收器件都能承受由于单板热插拨所引起的物理总线上负载变化。目前嵌入式芯片大多都带有异步收发器接口，实现点对点的信号传输。异步收发器接口的传输速率以及传输稳定性有限，同时也无法在多点以及背板通信使用。

实用新型内容

针对现有技术存在的问题，本实用新型提供一种异步收发器信号向MLVDS总线信号转换的装置，能够实现救援绳索的快速收绳并且张紧功能，且绳索不需整圈缠绕，可适用于超长绳索的快速收绳与张紧。

本实用新型的上述技术问题主要是通过下述技术方案得以解决的：

本实用新型的一种异步收发器信号向MLVDS总线信号转换的装置，包括FPGA和CPU，所述CPU的第一管脚和FPGA的第二管脚相连，CPU的第二管脚和FPGA的第一管脚相连；FPGA的第三管脚和第四管脚和MLVDS总线连接。

进一步的，所述FPGA包括MLVDS转换的模块、MLVDS收发控制模块、串行信号发送模块以及串行信号收模块。

进一步的，串行信号接收模块将接收到来自FPGA第二管脚的端口的信号转换后发送到MLVDS收发控制模块；串行信号发送模块接收从到MLVDS收发控制模块传来的信号，并将其发送到FPGA的第一管脚的端口；MLVDS收发控制模块实现异步收发器侧信号与MLVDS总线侧信号的收发控制；MLVDS转换的模块实现异步收发器信号向MLVDS总线信号的物理转换。

进一步的，所述FPGA的型号为M2S005, CPU型号为ARM3352。

进一步的，所述串行信号收模块中设有FIFO模块。

本实用新型的有益效果是：本实用新型利用MLVDS总线的优点，信号传输效率高，差分信号的抗干扰能力强，，并且可以实现多点通信。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型的结构示意图；

图2为本实用新型中FPGA的内部模块设计图；

图3为本实用新型通过MLAVDS总线通信的示意图。

具体实施方式

下面结合附图对本实用新型的优选实施例进行详细阐述，以使本实用新型的优点和特征能更易于被本领域技术人员理解，从而对本实用新型的保护范围做出更为清楚明确的界定。

本实用新型主要用于实现异步收发器的RS232端口信号到MLVDS总线信号的转换。

如图1-图3所示，一种异步收发器信号向MLVDS总线信号转换的装置，包括FPGA和CPU，FPGA采用ACTEL公司的M2S005型号，CPU采用TI公司的ARM3352型；所述CPU的第一管脚（即CPU的R11管脚）和FPGA的第二管脚（即FPGA的87管脚）相连，CPU的第二管脚（即CPU的R12管脚）和FPGA的第一管脚（即FPGA的86管脚）相连；FPGA的第三管脚（FPGA的21管脚）和第四管脚（FPGA的22管脚）和背板的MLVDS总线连接。

所述FPGA包括MLVDS转换的模块、MLVDS收发控制模块、串行信号发送模块以及串行信号收模块；串行信号接收模块将接收到来自FPGA第二管脚的端口（即RX端口）的信号转换后发送到MLVDS收发控制模块；串行信号发送模块接收从到MLVDS收发控制模块传来的信号，并将其发送到FPGA的第一管脚的端口（即TX端口）；MLVDS收发控制模块实现异步收发器侧信号与MLVDS总线侧信号的收发控制；MLVDS转换的模块实现异步收发器（RS232型异步收发器）信号向MLVDS总线信号的物理转换。