[实用新型]一种浮栅存储器

说明书

技术领域

本实用新型涉及半导体制造技术领域，尤其设计一种浮栅存储器。

背景技术

浮栅存储器由于高集成度、低功耗、高可靠性和高性价比等优点，在非易失性存储器市场中占据了主要的份额。

但随着微电子技术的发展，浮栅存储器也面临了一系列的挑战，如更低的功耗，更快的速度，更高的集成度等。

对于传统浮栅存储器而言，浮栅存储器的沟道为二维结构，在减小浮栅存储器的尺寸的同时，会造成沟道尺寸的减小。当沟道尺寸减小到一定尺寸时，浮栅存储器面临诸多问题，例如电荷保持机制不确定，导致对浮栅存储器的读、写和擦除操作结果与实际浮栅存储器的状态不符合等等。

实用新型内容

有鉴于此，本实用新型实施例提供了一种浮栅存储器，将浮栅存储器的沟道图形制作成三维凸起结构，减小了浮栅存储器的尺寸的同时，没有减小沟道长度，巧妙地避免了短沟道效应。

本实用新型实施例提供了一种浮栅存储器，包括：

衬底；

形成在所述衬底上的多个凹槽；

形成所述凹槽内的隔离绝缘层，所述衬底的上表面高度高于所述隔离绝缘层的上表面，以形成衬底凸起；

形成在所述衬底凸起上方的隧穿氧化层，所述隧穿氧化层延伸在所述隔离绝缘层上方；

形成在所述隧穿氧化层上方的浮栅，所述浮栅覆盖所述隧穿氧化层；

形成在所述浮栅上方的层间绝缘层，所述层间绝缘层延伸至所述隧穿氧化层上方；

覆盖在所述层间绝缘层上方的控制栅。

可选地，所述层间绝缘层包括依次层叠的第一层间绝缘层、第二层间绝缘层和第三层间绝缘层；

所述第一层间绝缘层的材料为氧化硅；所述第二层间绝缘层的材料为氮化硅；所述第三层间绝缘层的材料为氧化硅。

可选地，所述衬底凸起的上表面为平面或曲面

可选地，所述衬底凸起的纵截面为正方形。

可选地，所述正方形的边长范围为大于等于15nm小于等于30nm。

可选地，所述衬底的导电类型为N型或者P型。

可选地，所述隔离绝缘层的材料为氧化硅。

本实用新型实施例提供了一种浮栅存储器，通过设置衬底的上表面高度高于隔离绝缘层的上表面，以形成衬底凸起，沟道相应地为三维结构，这样的结构可以使得在兼顾减小浮栅存储器器件尺寸的情况下，并没有因此而减小沟道的长度，巧妙地克服了短沟道效应。

附图说明

通过阅读参照以下附图说明所作的对非限制性实施例所作的详细描述，本实用新型的其它特征、目的和优点将变得更明显。

图1为本实用新型实施例一提供的一种浮栅存储器的剖面结构示意图；

图2为本实用新型实施例一提供的又一种浮栅存储器的剖面结构示意图；

图3为现有技术中浮栅存储器的剖面结构示意图；

图4为本实用新型实施例二提供的一种浮栅存储器的制备方法的流程示意图；

图5a-图5h为本实用新型实施例二提供的一种浮栅存储器的制备方法的各步骤对应的剖面图。

具体实施方式

下面结合附图并通过具体实施方式来进一步说明本实用新型的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

实施例一

图1为本实用新型实施例一提供的一种浮栅存储器的剖面结构示意图；图2为现有技术中浮栅存储器的剖面结构示意图；图3为本实用新型实施例一提供的又一种浮栅存储器的剖面结构示意图。

参见图1，本实用新型实施例提供了一种浮栅存储器，该浮栅存储器包括：衬底10；形成在衬底10上的多个凹槽11，图中示例性地仅示出相邻两个凹槽11；形成凹槽11内的隔离绝缘层12，衬底10的上表面高度高于隔离绝缘层12的上表面，以形成衬底凸起；形成在衬底凸起上方的隧穿氧化层14，隧穿氧化层14延伸在隔离绝缘层12上方；形成在隧穿氧化层14上方的浮栅15，浮栅15覆盖隧穿氧化层14；形成在浮栅15上方的层间绝缘层16，层间绝缘层16延伸至隧穿氧化层上方；覆盖在层间绝缘层16上方的控制栅17。