[实用新型]一种在读操作时纠正存储阵列错误的动态随机存取存储器

说明书

本实用新型涉及一种在读操作时纠正存储阵列错误的动态随机存取存储器，该动态随机存取存储器即DRAM含有存储阵列，该存储阵列包括数据阵列和ECC阵列，所述DRAM还包括一个寄存器，其中所述寄存器仅仅寄存有经该DRAM中的ECC解码和纠正模块纠正后的错误数据位以及其位置。本实用新型从源头上纠错，对现有电路的改动小，纠正存储阵列发生在读操作，不需要额外的命令控制，并且和存储器的规范兼容，控制灵活。

技术领域

本实用新型涉及存储器领域，具体地涉及在读操作时纠正存储阵列错误的动态随机存取存储器DRAM，更具体地涉及一种在读操作时纠正DRAM中存储阵列的错误的DRAM。

背景技术

DRAM(Dynamic Random Access Memory)即动态随机存取存储器，其是一种易失性存储器。

对于DRAM来说，在数据存储的过程中数据常常会出现错误，因此需要错误检测和纠正技术来保证数据存储的正确性。ECC(Error Correction Code，纠错码)利用在一定长度数据位的基础上增加监督位来检测和纠正出错的数据。包含ECC功能的DRAM的常规读写过程如图1和图2所示。

图1示意性地描述了DRAM的数据写入过程，其中数据阵列用来存储数据，ECC阵列用来存储ECC位，即监督位。当N位数据从外部源写入存储器时，存储器会通过ECC编码模块用此N位数据产生M位监督位，N位数据和M位监督位会被暂时数据锁存，然后通过写驱动一起被写入相应的存储阵列，即N位数据存储于数据阵列中，M位监督位存储于ECC阵列中。其中，数据长度N大于0，并小于等于存储器进行一次读写操作的数据长度。监督位长度M大于0，其值由所选取的ECC算法所决定。应注意，数据阵列、ECC阵列以及ECC编码模块都位于存储器内部，存储器内部还包括在此未示出的其他部件。

图2示意性地描述了DRAM的数据读取过程。N位数据和M位监督位被从各自的存储阵列中读取，经灵敏放大器放大后被暂时数据锁存，然后送到ECC解码和纠正模块，ECC解码和纠正模块可以对错误进行检测和纠正，并输出纠正后的N位数据。

图3示出了带纠错的数据读取过程。图3中只示出了数据阵列中存在错误，但应理解，ECC阵列中同样也可存在错误。从数据阵列读出并经过灵敏放大器放大的数据也带着同样的错误信息，此错误信息在ECC解码和纠正模块被纠正，从而使得读出到存储器外部的系统的数据为无错误的数据。虽然此时读出到存储器外部的系统的数据的错误已经是被纠正后的数据，但在存储阵列中的相应数据依然是错误的数据。随着时间的推移，存储阵列中会出现更多的错误，如图4中所示，如果错误数据的数量超出了ECC可以检测和纠正的范围，那ECC解码和纠正模块就不能检测出错误，也不能纠正错误，读出到存储器外部的系统的数据就会是带着错误的数据。

因此，需要能够及时地纠正数据阵列和ECC阵列中的错误。

实用新型内容

根据本实用新型的第一方面，提供了一种在读操作时纠正存储阵列错误的动态随机存取存储器，该动态随机存取存储器即DRAM含有存储阵列，该存储阵列包括数据阵列和ECC阵列，所述DRAM还包括一个寄存器，其中所述寄存器仅仅寄存有经该DRAM中的ECC解码和纠正模块纠正后的错误数据位以及其位置。

根据本实用新型的动态随机存取存储器的一个优选实施方案，该寄存器包括数据寄存器和位置寄存器，并且其中经纠正的错误数据位被寄存在该数据寄存器中，经纠正的错误数据位的位置被寄存在该位置寄存器中。

根据本实用新型的动态随机存取存储器的一个优选实施方案，该数据寄存器包括一个或多个子寄存器，所述DRAM中具有多个写驱动，所述一个或多个子寄存器的数目为所述ECC解码和纠正模块能够纠正的错误的位数，所述一个或多个子寄存器中的每一个子寄存器分别连接至所述多个写驱动中的每一个写驱动，由所述位置寄存器根据经纠正的错误数据位的位置发出使能信号来开启相应的写驱动。