[实用新型]一种用于检测平面VDMOS栅击穿的测试结构

说明书

技术领域

本实用新型涉及半导体功率器件领域，具体是一种用于检测平面VDMOS栅击穿的测试结构。

背景技术

垂直双扩散功率MOSFET(VDMOS：Vertical Double-diffusion Metal Oxide Semiconductor)器件因其具有功耗低、开关速度快、驱动能力强、负温度系数等优点，而广泛用于应用于电机调速、逆变器、电子开关、汽车电器和电子镇流器等,是功率集成电路及功率集成系统的核心元器件之一。

作为MOS器件核心的栅氧工艺，其对器件的关键参数和长期可靠性有至关重要的作用。栅氧质量恶化会导致阈值电压漂移、栅漏电增加等问题，随着工艺尺寸的减小，栅氧的质量越发成为MOS器件的研究热点之一。

栅氧化层完整性(GOI)测试是评估栅氧能力的主要手段。现有技术中包括一种栅氧介质测试结构，介绍了一种短工艺流程即可实现的，基于衬底、栅极、栅氧层和多晶硅极板组成的类似平板电容的测试结构，可以精确的反映栅氧质量的好坏。

但对于实际的VDMOS器件，我们希望了解的是真实的器件柵击穿，这时，单纯用平板电容测试结构来表征器件的栅击穿能力是不全面的，应该使用栅源击穿(VGS)和栅漏击穿(VGD)来描述整个器件的栅氧特性。

如图2所示的器件结构中，柵击穿实际由两个通路决定：第一，与常规结构平板电容类似的多晶硅——栅氧——衬底阱区和源区通路；第二，经过多晶刻蚀、侧壁氧化、介质淀积和金属互联而形成的多晶硅——侧壁介质层——顶层金属回路。VGD只包含第一个回路，而VGS则包含了这两个回路，所以对于全流程结构下的柵击穿，用VGS来评估起能力是相对全面和真实的。

在理想的情况下，回路二由于介质层厚度较大，并不是影响栅击穿的主要因素。但在实际的VDMOS加工流程中，我们通常在多晶刻蚀后的工艺中会采用多晶氧化或带氧气氛围的退火处理，在已掺杂和刻蚀的多晶硅表面形成多晶氧化层，防止被掺杂的多晶硅在后续 的高温制程中暴露在外而导致杂质析出。而这会导致已刻蚀的多晶硅底部形成一个类似于鸟嘴的结构如图3，使得原本应该在多晶硅底部垂直分布的电场线在尖角处集中分布，降低了柵击穿。另一方面，实际的VDMOS版图中，多晶硅柵是以条形或矩形整列交替排布的如图4，在多晶刻蚀区尺寸较小时，相邻的多晶硅柵会因为负载效应而导致其侧壁的介质覆盖形貌与孤立的多晶电容板产生差异。

基于以上两点，传统的柵击穿测试结构并不能真实的反应整个制造流程后器件实际的柵击穿特性。

实用新型内容

本实用新型的目的是解决现有的柵击穿测试结构不能真实反映整个制造流程后器件实际的柵击穿特性的问题。

为实现本实用新型目的而采用的技术方案是这样的，一种用于检测平面VDMOS栅击穿的测试结构，其特征在于，包括外延层、阱区、源区、栅氧层、介质层、开孔区、金属层、多晶电容板和多晶保护环。

所述阱区覆盖在外延层之上的部分表面。

所述源区覆盖在阱区之上。

所述栅氧层包括中心区域和环状区域。所述栅氧层的中心区域覆盖在外延层之上的部分表面，还覆盖在阱区和源区之上的部分表面。所述栅氧层的环状区域的一端覆盖在外延层之上的部分表面，另一端覆盖在源区之上的部分表面。

所述多晶电容板覆盖在栅氧层的中心区域之上。

所述多晶保护环覆盖在栅氧层的环状区域之上。

所述介质层位于栅氧层的中心区域和环状区域之间。所述介质层覆盖在外延层之上的部分表面，所述介质层还覆盖在源区之上的部分表面。所述介质层与栅氧层、多晶电容板和多晶保护环相接触。

所述金属层覆盖在多晶电容板之上的部分表面、介质层之上的部分表面和源区之上的部分表面。

该测试结构包括两个PAD。其中，PAD1接衬底，PAD2接多晶电容板。

所述多晶电容板、栅氧层、外延层、阱区和源区组成电容板测试区。电容板上的开孔区嵌套于多晶电容板内部，单边距离在2um以上， 之后互联金属引出电极，形成PAD2。

所述阱区和源区围绕多晶电容板边缘进掺杂，且与实际VDMOS原胞的阱区和源区掺杂尺寸一致。在多晶电容板的一侧将阱区和源区引出至另一端，并开孔和互联金属引出电极，形成PAD1。

所述多晶电容板周围有一圈多晶保护环，多晶保护环宽度和间距与实际VDMOS原胞尺寸保持一致。

本实用新型的技术效果是毋庸置疑的，本实用新型具有以下优点：