[实用新型]兼容8472协议、数字可编程的OLT收发一体芯片

说明书

技术领域

本实用新型属于集成电路和光通信领域，本实用新型兼容8472协议、数字可编程的OLT收发一体芯片是基于EPON和GPON的OLT端收发一体芯片。OLT(optical line terminal，光线路终端)，EPON(Ethernet Passive Optical Network，以太网无源光网络)，GPON(Gigabit-Capable Passive Optical Network，无源光网络)。

背景技术

在光通信局端设备OLT中，突发LA(限幅放大器)完成对上一级TIA(跨阻放大器)传送来的不同幅度电信号进行限幅放大。LA中还包含LOS(Loss of Signal，光信号丢失)模块，判断LA输入信号是噪声还是符合要求的电平信号并作出关断或者开启主通道的操作。连续LD(激光驱动器)将电信号的数据流转化为调制电流驱动激光器发光传递光信号。LD中包含阈值配置模块配合APC(自动光功率控制)和ATC(自动温度控制)模块完成对LD的反馈控制。GPON技术的分光数要大于EPON技术的分光数，并且上行下行速度各有不同，因此出现了基于GPON的OLT光模块和基于EPON的光模块。传统基于GPON和EPON的OLT端光模块的限幅放大器和激光驱动器功能都是由两颗电路芯片来实现，这在很大程度上提高了用户的生产成本和周期。

实用新型内容

本实用新型目的是为了解决传统基于GPON和EPON的OLT端光模块的限幅放大器和激光驱动器功能都是有两颗电路芯片来实现，导致生产成本高、周期长的问题，提供了两种OLT收发一体芯片，以降低客户的生产成本，提高生产效率。

本实用新型所述兼容8472协议、数字可编程的OLT收发一体芯片包括两种技术方案。

第一种方案所述兼容8472协议、数字可编程的OLT收发一体芯片是基于EPON设计的，所述兼容8472协议、数字可编程的OLT收发一体芯片包括发射机和接收机，

所述发射机包括输入缓冲器Buffer、NPN晶体管Q1、NPN晶体管Q2、主I²C电路I²C Master、从I²C电路I²C Slave、状态寄存器组SR_S、模数转换器ADC、数模转换器组DAC_S、数模转换器DAC1、电压比较器COMP、计数器Counter、压控电流源VCCS1、压控电流源VCCS2和电阻R1；

输入缓冲器Buffer正相输入端连接芯片引脚发射机正输入端TX_INP，其反相输入端连接芯片引脚发射机负输入端TX_INN；

输入缓冲器Buffer正相输出端连接NPN晶体管Q2基极，其反相输出端连接NPN晶体管Q1基极；

NPN晶体管Q1的集电极连接芯片引脚发射机正输出端TX_OUTP；

NPN晶体管Q2的集电极连接芯片引脚发射机负输出端TX_OUTN；

NPN晶体管Q1的发射极同时连接NPN晶体管的Q2的发射极和压控电流源VCCS1正端；

从I²C电路I²C Slave的时钟信号端连接芯片时钟信号引脚SCL；

从I²C电路I²C Slave的一个数据信号端连接芯片的数据信号引脚SDA；

从I²C电路I²C Slave的另一数据信号端连接状态寄存器组SR_S的输入输出端；

主I²C电路I²C Master的时钟信号端连接芯片时钟信号引脚EESCL；

主I²C电路I²C Master的一个数据信号端连接芯片的数据信号引脚EESDA；

主I²C电路I²C Master的另一个数据信号端连接状态寄存器组SR_S的一个输入端；

模数转换器ADC的输出端连接状态寄存器组SR_S的另一个输入端；

状态寄存器组SR_S的一个输出端连接DAC1的数字信号输入端；

状态寄存器组SR_S的另一个输出端连接数模转换器组DAC_S的一个数字信号输入端；