[实用新型]一种基于FPGA的数字调谐跳频滤波器的驱动电路

说明书

技术领域

本实用新型属于电子通信技术领域，涉及一种广泛运用于大功率腔体滤波器以及其他数字跳频滤波器调谐的驱动电路，特别涉及一种基于FPGA的数字调谐跳频滤波器的驱动电路。该驱动电路可应用于微波通信、卫星通信、航空航天等多个领域。

背景技术

随着通讯技术的发展，对通信机的抗干扰能力、抗截获能力等技术提出了更高的要求。数字调谐跳频滤波器是针对新一代的军用通信设备、航空航天的通信机以及工业级民用电台的关键部件而研制的一种高抗干扰性、高抗截获、抗搜索的新的扩频技术。然而随着科学技术的发展和国防建设的不断提高，现有的通信设备体积和质量过大、功耗较大、调谐速度慢、在高温高压、低温低压以及高强度震动的条件下性能不够稳定，所以小型高性能数字调谐跳频滤波器的发展有着至关重要的意义，在数字调谐跳频滤波器组件中驱动电路是至关重要的一部分，每一分路控制着一个PIN开关二极管，也就是控制着一个射频通道。所以驱动电路的优化、以及布线工艺的完善能够提高调谐速功耗、降低插损、驻波等性能指标有着密切的关系而且在高温高压、低温低压下的性能也能更加稳定。

实用新型内容

本实用新型的目的是提供一种基于FPGA的数字调谐跳频滤波器的驱动电路，提高数字调谐滤波器的调谐速度，降低功耗大，减少插损。

为实现上述目的，本实用新型所采用的技术方案是：一种基于FPGA的数字调谐跳频滤波器的驱动电路，包括稳压电路和核心控制单元，核心控制单元分别与第二集成运放电路和三路第一集成运放电路相连接，第一集成运放电路与四路高压驱动电路相连接，第二集成运放电路与两路高压驱动电路相连接，高压驱动电路和微波PIN开关相连接；稳压电路分别与核心控制单元、四路集成运放电路和十四路高压驱动电路相连接。

本实用新型驱动电路解决了腔体滤波器的体积以及极端环境下的低可靠性等技术难题，加快了谐振速率约为6μs，同时也大大降低了插损（数字控制部分对射频部分的影响）。

附图说明

图1是本实用新型驱动电路的结构示意图。

图2是本实用新型驱动电路中核心控制单元的示意图。

图3是本实用新型驱动电路中集成运放电路示意图。

图4是本实用新型驱动电路中高压驱动电路的示意图。

图5是本实用新型驱动电路中稳压电路的原理图。

图1中：1.接口电路，2.核心控制单元，3.第一集成运放电路，4.稳压电路，5.高压驱动电路，6.微波PIN开关，7.第二集成运放电路。

具体实施方式

下面结合附图和具体实施对本实用新型做进一步说明。

如图1所示，本实用新型驱动电路，包括稳压电路4和核心控制单元2，核心控制单元2分别与第二集成运放电路7和三路第一集成运放电路3相连接，第一集成运放电路3与四路高压驱动电路5相连接，第二集成运放电路7与两路高压驱动电路5相连接，一路高压驱动电路5和一路微波PIN开关6相连接，核心控制单元2与接口电路1相连接。

稳压电路4分别与核心控制单元2、四路集成运放电路和十四路高压驱动电路5相连接。