[实用新型]MOS晶体管

说明书

技术领域

本实用新型整体涉及电子器件，更具体而言，涉及半导体以及半导体结构。

背景技术

过去，半导体工业利用各种方法和结构来形成MOS晶体管。在一些应用中，MOS晶体管需要具有大的沟道宽度，以便实现期望的电流能力。对于具有横向电流的晶体管，该晶体管被形成有栅极，该栅极具有在源极与漏极之间的栅极长度，从而在源极与漏极之间引起横向电流流动。为了提供期望电流能力，栅极具有沟道宽度，该沟道宽度跨半导体材料的表面水平延伸较大距离。

竖直电流晶体管典型地形成有沟槽类型栅极，其中栅极长度沿着栅极侧壁来形成从源极沿着与栅极侧壁相邻的材料竖直流动到处于晶体管背表面上的漏极的竖直电流。为了提供期望电流能力，沟槽类型栅极被形成为具有栅极宽度，该栅极宽度同样跨半导体材料的表面水平延伸较大距离。

随着电流要求提高和操作电压降低，对较大栅极宽度的需求不断增加用于形成晶体管的硅面积的量。这导致了针对给定半导体面积来说，成本更高而功能性降低。

因此，期望有提供占据半导体材料的表面的较小面积的大栅极宽度的方法和/或结构。

实用新型内容

本实用新型解决的一个技术问题是提供占据半导体材料的表面的较小面积的大栅极宽度。

根据本实用新型的一个方面，提供一种MOS晶体管，包括：半导体衬底；第一掺杂区，所述第一掺杂区覆盖在所述半导体衬底上面，所述第一 掺杂区具有主表面；第二掺杂区，所述第二掺杂区向所述第一掺杂区中延伸第一距离；第三掺杂区，所述第三掺杂区基本上向所述第一掺杂区中延伸所述第一距离，所述第三掺杂区与所述第二掺杂区间隔开；所述第一掺杂区的第一部分，所述第一部分定位在所述第二掺杂区与所述第三掺杂区之间，所述第一掺杂区的所述第一部分沿着所述第一距离邻接所述第二掺杂区和所述第三掺杂区；以及MOS晶体管的控制电极，所述控制电极基本上从所述主表面向所述第一掺杂区的第二部分中延伸基本上所述第一距离，所述控制电极被设置成邻近所述第一掺杂区的所述第一部分并且在所述第二掺杂区与所述第三掺杂区之间，其中所述控制电极被配置为形成沟道区，用于电流从所述第二掺杂区横向穿过所述第一掺杂区的所述第一部分而到达所述第三掺杂区，其中所述沟道区中的所述电流延伸穿过所述第一掺杂区的所述第一部分，并且所述沟道区穿过所述第一掺杂区的所述第一部分纵向延伸所述第一距离。

在一个实施例中，所述控制电极具有沿所述第二掺杂区与所述第三掺杂区之间的方向而横向延伸的栅极长度，和沿着所述第一距离而延伸到所述第一掺杂区中的宽度。

在一个实施例中，所述控制电极不覆盖在所述第一掺杂区的所述主表面上面。

在一个实施例中，所述第一掺杂区、所述第二掺杂区和所述控制电极形成三侧形状，所述三侧形状延伸到所述第一掺杂区中，其中所述第二掺杂区形成所述三侧形状中的一侧，所述第三掺杂区形成所述三侧形状的相对侧，所述控制电极形成所述三侧形状的连接侧，并且所述第一掺杂区的所述第一部分延伸到所述三侧形状的开口中，其中所述开口包括被所述三侧形状的三个侧面封闭的空间。

在一个实施例中，所述第一掺杂区、所述第二掺杂区和所述控制电极形成在开口中，所述开口形成在所述第一掺杂区中。

根据本实用新型的一个方面，提供一种MOS晶体管，包括：第一掺杂区，所述第一掺杂区具有第一主表面和第二主表面，所述第二主表面被定位成与所述第一主表面相对；开口，所述开口向所述第一掺杂区中延伸一定距离；第二掺杂区，所述第二掺杂区延伸到所述开口中；第三掺杂区，所述第三掺杂区延伸到所述开口中并且与所述第二掺杂区间隔开；以及被 形成为第四掺杂区的所述MOS晶体管的控制电极，所述第四掺杂区延伸到所述开口中并且定位在所述第二掺杂区与所述第三掺杂区之间，所述控制电极被配置为形成在源极区与漏极区之间横向延伸的沟道区，所述控制电极向所述第一掺杂区中延伸第一距离并且邻接所述沟道区，所述控制电极被形成为具有栅极长度和栅极宽度，所述栅极长度基本上平行于所述第一主表面延伸，所述栅极宽度基本上垂直于所述第一主表面延伸并且还延伸到邻近所述沟道区的所述第一掺杂区中。

在一个实施例中，所述控制电极包括栅极宽度，所述栅极宽度基本上从所述第一主表面向所述第一掺杂区中延伸所述距离。