[实用新型]抗辐射CMOS传输门及包含其的CMOS电路有效
| 申请号： | 201720641775.6 | 申请日： | 2017-06-05 |
| 公开（公告）号： | CN206743217U | 公开（公告）日： | 2017-12-12 |
| 发明（设计）人： | 雒兴明;刘刚;张薇 | 申请（专利权）人： | 北京锐达芯集成电路设计有限责任公司 |
| 主分类号： | H03K19/0948 | 分类号： | H03K19/0948 |
| 代理公司： | 北京正理专利代理有限公司11257 | 代理人： | 付生辉 |
| 地址： | 101111 北京市大兴区经济技术*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 辐射 cmos 传输 包含 电路 | ||
1.一种抗辐射CMOS传输门，其特征在于，包括：
第一PMOS管，其栅极接收第一信号，其源极与传输门输入端相连；
第二PMOS管，其栅极接收所述第一信号，其源极连接至所述第一PMOS管的漏极，其漏极与传输门输出端相连，所述第一PMOS管的衬底与所述第二PMOS管的衬底相连并悬空；
第一NMOS管，其栅极接收第二信号，其源极与所述传输门输入端相连；及
第二NMOS管，其栅极接收所述第二信号，其源极连接至所述第一NMOS管漏极并与所述第一PMOS管的漏极和第二PMOS管的源极相连，其漏极与所述传输门输出端相连，所述第一NMOS管的衬底与所述第二NMOS管的衬底相连并悬空。
2.根据权利要求1所述的抗辐射CMOS传输门，其特征在于，所述第一信号与所述第二信号的逻辑电平信号高低相反。
3.根据权利要求2所述的抗辐射CMOS传输门，其特征在于，
当所述传输门处于导通状态时，所述第一信号具有逻辑低电平，所述第二信号具有逻辑高电平；
当所述传输门处于截止状态时，所述第一信号具有逻辑高电平，所述第二信号具有逻辑低电平。
4.根据权利要求1所述的抗辐射CMOS传输门，其特征在于，所述第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管的源极和漏极分别互换。
5.根据权利要求1所述的抗辐射CMOS传输门，其特征在于，所述第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管的栅极为多晶硅。
6.根据权利要求5所述的抗辐射CMOS传输门，其特征在于，所述第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管的栅氧化层厚度小于
7.根据权利要求1所述的抗辐射CMOS传输门，其特征在于，所述第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管的栅长为3-5μm。
8.一种包括如权利要求1-7中任一项所述抗辐射CMOS传输门的CMOS电路。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京锐达芯集成电路设计有限责任公司，未经北京锐达芯集成电路设计有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201720641775.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：家用制氧净化一体机
- 下一篇：不溶性硫磺的反应装置
