[实用新型]抗辐射CMOS传输门及包含其的CMOS电路

说明书

技术领域

本实用新型涉及微电子技术领域。更具体地，涉及一种抗辐射CMOS传输门及包含其的CMOS电路。

背景技术

随着科学技术的发展，特别是随着核技术和空间技术的发展，越来越多的电子设备需要在各种辐射环境下使用。电子设备中的一些元器件受到外部环境中的辐射、光照等因素影响，会导致一些电参数发生改变，严重时可能会导致一些电子元器件功能失效，进而使电子设备不能正常的工作、运行。而CMOS电路广泛应用于卫星和核试验环境中，CMOS电路对核辐射尤其敏感。未经加固的、常规工艺生产的CMOS电路抗总剂量辐射能力低于1×10⁴rad(Si)，如果超过这个剂量，则会造成器件损伤，导致其不能正常工作。长寿命卫星沿其轨道运行时，受到的总剂量辐射可达5×10⁵rad(Si)以上。显然，不经过抗辐射加固的CMOS电路不能满足长寿命卫星和核辐射环境的使用要求，因此必须对CMOS电路进行抗辐射加固。

除了总剂量辐射外，空间中影响航天器正常工作的还有单粒子效应。单粒子效应种类很多，主要有单粒子翻转、单粒子锁定和单粒子烧毁、单粒子栅击穿等。空间中存在许多高能带电粒子，高能粒子入射到半导体器件或集成电路芯片中时产生高密度的电子空穴对，这些电子空穴对能够被器件敏感的反偏PN结所收集，从而使电路逻辑状态发生翻转、或者诱发寄生结构导通造成器件本身永久性损伤。随着CMOS电路尺寸的不断缩小，单粒子效应对集成电路的影响逐渐成为了辐射环境对集成电路影响的主要原因，尤其是复杂逻辑电路和时序电路部分，很容易受到辐射的影响而无法正常工作。

复杂逻辑电路和时序电路中的核心器件是由PMOS管与NMOS管组成的传输门结构，且未经过任何抗辐射加固处理，属于电路敏感区，在辐射环境中极其容易发生单粒子翻转，使其逻辑产生错误，因此复杂逻辑电路和时序电路部分的抗辐射加固主要是传输门结构的抗辐射加固。CMOS传输门(TG，Transmission Gate)是一种既可以传送数字信号又可以传输模拟信号的可控开关电路。一般CMOS传输门由一个PMOS和一个NMOS管并联构成，其具有很低的导通电阻(几百欧)和很高的截止电阻(大于10⁹欧)。在模拟集成电路中，传输门是一种常用的线路结构。在集成电路中，通常PMOS管的衬底端都是接电源，而NMOS管的衬底端都是接地。传统的CMOS传输门结构，在辐射条件或者单粒子效应条件下，其输入端的电压会稍高于电源电压，导致电流灌入电源或者地当中，造成传输门不能正常工作。

因此，需要提供一种能够在辐射条件或者单粒子效应条件下正常工作的抗辐射的CMOS传输门及包含其的CMOS电路。

发明内容

本实用新型的一个目的在于克服现有技术中的问题，提供一种可传输超过电源电压的抗辐射传输门结构，从版图结构上进行抗辐射加固，以缓解数字时序逻辑电路和组合逻辑电路受辐射影响而产生的电参数改变、逻辑错误甚至功能失效等问题，提高数字时序逻辑电路和组合逻辑电路的可靠性，提高在轨卫星的工作寿命。

为达到上述目的，本实用新型采用下述技术方案：

一种抗辐射CMOS传输门，包括：

第一PMOS管，其栅极接收第一信号，其源极与传输门输入端相连；

第二PMOS管，其栅极接收第一信号，其源极连接至第一PMOS管的漏极，其漏极与传输门输出端相连，第一PMOS管的衬底与第二PMOS管的衬底相连并悬空；

第一NMOS管，其栅极接收第二信号，其源极与传输门输入端相连；及

第二NMOS管，其栅极接收第二信号，其源极连接至第一NMOS管漏极并与第一PMOS管的漏极和第二PMOS管的源极相连，其漏极与传输门输出端相连，第一NMOS管的衬底与第二NMOS管的衬底相连并悬空。

优选地，第一信号与第二信号的逻辑电平信号高低相反。

进一步优选地，

当传输门处于导通状态时，第一信号具有逻辑低电平，第二信号具有逻辑高电平；

当传输门处于截止状态时，第一信号具有逻辑高电平，第二信号具有逻辑低电平。

优选地，第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管的源极和漏极分别互换。

优选地，第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管的栅极为多晶硅。

进一步优选地，第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管的栅氧化层厚度小于