[实用新型]一种FPGA重配置结构有效
| 申请号： | 201720786347.2 | 申请日： | 2017-07-02 |
| 公开（公告）号： | CN207037658U | 公开（公告）日： | 2018-02-23 |
| 发明（设计）人： | 王利华;陈文俊;汤勇 | 申请（专利权）人： | 中国航空工业集团公司雷华电子技术研究所 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50;G06F15/78 |
| 代理公司： | 北京航信高科知识产权代理事务所(普通合伙)11526 | 代理人： | 高原 |
| 地址： | 214063 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 fpga 配置 结构 | ||
1.一种FPGA重配置结构，其特征在于，包括一个FPGA(1)、一个CPLD(2)以及多个FLASH，该多个FLASH均通过同一CPLD(2)与FPGA(1)连接，其中该多个FLASH之间并联相连，FPGA(1)根据需求选择多个FLASH中的某一个FLASH接通。
2.根据权利要求1所述的FPGA重配置结构，其特征在于，所述FLASH为SPI FLASH(3)。
3.根据权利要求2所述的FPGA重配置结构，其特征在于，所述FPGA(1)与所述所需的SPI FLASH(3)各对应接口之间通过所述CPLD(2)使用VHDL硬件开发语言逻辑直连。
4.根据权利要求3所述的FPGA重配置结构，其特征在于，所述SPI FLASH(3)CK管脚与所述FPGA(1)CCLK管脚逻辑连通，所述SPI FLASH(3)CS/管脚与所述FPGA(1)FCS_B管脚逻辑连通，所述SPI FLASH(3)D管脚与所述FPGA(1)MOSI管脚逻辑连通，所述SPI FLASH(3)Q管脚与所述FPGA(1)DIN管脚逻辑连通。
5.根据权利要求1所述的FPGA重配置结构，其特征在于，通过所述CPLD(2)为所述FPGA(1)发送复位信号启动所述FPGA重配置结构。
6.根据权利要求1所述的FPGA重配置结构，其特征在于，通过在所述CPLD(2)上设置配置芯片片选总线来确定与所述FPGA(1)相接通的某一FLASH。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司雷华电子技术研究所，未经中国航空工业集团公司雷华电子技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201720786347.2/1.html，转载请声明来源钻瓜专利网。
