[实用新型]封装组件有效
| 申请号： | 201720814336.0 | 申请日： | 2017-07-06 |
| 公开（公告）号： | CN207074657U | 公开（公告）日： | 2018-03-06 |
| 发明（设计）人： | 李文聪;谢开杰 | 申请（专利权）人： | 中华精测科技股份有限公司 |
| 主分类号： | H01L23/31 | 分类号： | H01L23/31;H01L23/498 |
| 代理公司： | 隆天知识产权代理有限公司72003 | 代理人： | 李昕巍,章侃铱 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 封装 组件 | ||
1.一种封装组件，其特征在于，所述封装组件包括：
一基底，所述基底具有一顶表面以及一相对于所述顶表面的底表面；
一介电层，所述介电层设置于所述基底的所述底表面上，所述介电层具有一第一表面以及一相对于所述第一表面的第二表面；
一第一线路层，所述第一线路层嵌设于所述介电层之中，其中，所述第一线路层具有一裸露表面，所述第一线路层的所述裸露表面低于或齐平于所述介电层的所述第一表面；
一第一导电结构，所述第一导电结构电性连接于所述第一线路层；
一扩增层，所述扩增层设置于所述介电层的所述第二表面；
一第二导电结构，所述第二导电结构电性连接于所述第一导电结构；
一第二线路层，所述第二线路层通过所述第二导电结构以及所述第一导电结构而电性连接于所述第一线路层；
一芯片单元，所述芯片单元设置于所述基底所围绕的一容置空间中，且所述芯片单元电性连接于所述第一线路层的所述裸露表面；以及
一封装单元，所述封装单元设置于所述基底的所述顶表面，以封闭所述容置空间。
2.根据权利要求1所述的封装组件，其特征在于，所述第一导电结构包括一设置于所述介电层之中且电性连接于所述第一线路层的第一导电部以及一设置于所述介电层上且电性连接于所述第一导电结构的所述第一导电部的第二导电部。
3.根据权利要求2所述的封装组件，其特征在于，所述第二导电结构包括一设置于所述扩增层之中且电性连接于所述第一导电结构的所述第二导电部的第一导电部以及一设置于所述扩增层上且电性连接于所述第二导电结构的所述第一导电部的第二导电部。
4.根据权利要求1所述的封装组件，其特征在于，所述基底与所述介电层之间以非胶合方式设置。
5.根据权利要求1所述的封装组件，其特征在于，所述封装组件还进一步包括：一防焊层，所述防焊层设置于所述扩增层上，且所述第二线路层设置于所述防焊层上。
6.根据权利要求1所述的封装组件，其特征在于，所述封装组件还进一步包括：一粘着层，所述粘着层设置于所述基底的所述底表面与所述封装单元之间。
7.一种封装组件，其特征在于，所述封装组件包括：
一基底，所述基底具有一顶表面以及一相对于所述顶表面的底表面；
一介电层，所述介电层设置于所述基底的所述底表面上，所述介电层具有一第一表面以及一相对于所述第一表面的第二表面；
一第一线路层，所述第一线路层嵌设于所述介电层之中，其中，所述第一线路层具有一裸露表面，所述第一线路层的所述裸露表面低于或齐平于所述介电层的所述第一表面；
一扩增层，所述扩增层设置于所述介电层的所述第二表面；
一导电结构，所述导电结构设置于所述介电层与所述扩增层之间，且所述导电结构电性连接于所述第一线路层；以及
一第二线路层，所述第二线路层通过所述导电结构而电性连接于所述第一线路层；
一芯片单元，所述芯片单元设置于所述基底所围绕的一容置空间中，且所述芯片单元电性连接于所述第一线路层的所述裸露表面；以及
一封装单元，所述封装单元设置于所述基底的所述顶表面，以封闭所述容置空间。
8.根据权利要求7所述的封装组件，其特征在于，所述基底与所述介电层之间以非胶合方式设置。
9.根据权利要求7所述的封装组件，其特征在于，所述封装组件还进一步包括：一防焊层，所述防焊层设置于所述扩增层上，且所述第二线路层设置于所述防焊层上。
10.根据权利要求7所述的封装组件，其特征在于，所述封装组件还进一步包括：一粘着层，所述粘着层设置于所述基底的所述底表面与所述封装单元之间。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中华精测科技股份有限公司，未经中华精测科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201720814336.0/1.html，转载请声明来源钻瓜专利网。
- 上一篇：垂直双扩散金属氧化物半导体器件及其制备方法
- 下一篇：一种平整度测试系统
