[实用新型]一种基于FPGA的运动目标检测跟踪装置

权利要求书

1.一种基于FPGA的运动目标检测跟踪装置，其特征在于：包括FPGA主芯片（1）、CMOS摄像头模块（3）、DDR3存储模块（6）、VGA显示器（9）；FPGA主芯片（1）包括CMOS驱动模块（2）、图像前处理模块（4）、DDR3控制模块（5）、图像后处理模块（7）、VGA显示模块（8）；CMOS驱动模块（2）、CMOS摄像头模块（3）、图像前处理模块（4）、DDR3控制模块（5）、DDR3存储模块（6）、图像后处理模块（7）、VGA显示模块（8）、VGA显示器（9）依次相连接。

2.根据权利要求1所述的基于FPGA的运动目标检测跟踪装置，其特征在于：

所述CMOS驱动模块（2）用于对CMOS摄像头模块（3）寄存器配置，使得CMOS摄像头模块（3）能正常的工作采集图像；

所述CMOS摄像头模块（3）用于采集运动目标图像；

所述图像前处理模块（4）用于对采集到的运动目标图像噪声处理；

所述DDR3控制模块（5）用于实现DDR3存储模块（6）的写入和读出功能；

所述DDR3存储模块（6）用于缓存来自图像前处理模块（4）的数据，然后再把缓存的数据输出到图像后处理模块（7）；

所述图像后处理模块（7）用于运动目标的检测和跟踪；

所述VGA显示模块（8）用于接收来自图像后处理模块（7）的数据，将图像显示在VGA显示器（9）上。

3.根据权利要求1所述的基于FPGA的运动目标检测跟踪装置，其特征在于：所述FPGA主芯片（1）采用Spartan6系列的XC6SLX16芯片；所述CMOS摄像头模块（3）采用500W高清CMOS摄像头OV5640；所述DDR3存储模块（6）采用1Gb的MT41J64M16。

4.根据权利要求1或2所述的基于FPGA的运动目标检测跟踪装置，其特征在于：所述CMOS摄像头模块（3）与FPGA主芯片BANK 1连接；

CMOS_XCLK与FPGA主芯片（1）的H17管脚相连；CMOS_PCLK与FPGA主芯片（1）的H18管脚相连；CMOS_PWDN与FPGA主芯片（1）的L17管脚相连；CMOS_RESET与FPGA主芯片（1）的K18管脚相连；CMOS_VSYNC与FPGA主芯片（1）的U17管脚相连；CMOS_HREF与FPGA主芯片（1）的T18管脚相连；CMOS_D0与FPGA主芯片（1）的M16管脚相连；CMOS_D1与FPGA主芯片（1）的L18管脚相连；CMOS_D2与FPGA主芯片（1）的N17管脚相连；CMOS_D3与FPGA主芯片（1）的M18管脚相连；CMOS_D4与FPGA主芯片（1）的P17管脚相连；CMOS_D5与FPGA主芯片（1）的N18管脚相连；CMOS_D6与FPGA主芯片（1）的N15管脚相连；CMOS_D7与FPGA主芯片（1）的P18管脚相连；CMOS_SCLK与FPGA主芯片（1）的T17管脚相连；CMOS_SDAT与FPGA主芯片的N16管脚相连。

5.根据权利要求1或2所述的基于FPGA的运动目标检测跟踪装置，其特征在于：所述VGA显示模块（8）与FPGA主芯片BANK0、BANK1连接；VGA_R0与FPGA主芯片（1）的F13管脚相连；VGA_R1与FPGA主芯片（1）的D14管脚相连；VGA_R2与FPGA主芯片（1）的C13管脚相连；VGA_R3与FPGA主芯片（1）的E13管脚相连；VGA_R4与FPGA主芯片（1）的F14管脚相连；VGA_G0与FPGA主芯片（1）的C14管脚相连；VGA_G1与FPGA主芯片（1）的A15管脚相连；VGA_G2与FPGA主芯片（1）的A12管脚相连；VGA_G3与FPGA主芯片（1）的A13管脚相连；VGA_G4与FPGA主芯片（1）的C15管脚相连；VGA_G5与FPGA主芯片（1）的A14管脚相连；VGA_B0与FPGA主芯片（1）的B14相连；VGA_B1与FPGA主芯片（1）的A16相连；VGA_B2与FPGA主芯片（1）的F16相连；VGA_B3与FPGA主芯片（1）的F15相连；VGA_B4与FPGA主芯片（1）的B16相连；VGA_VS与FPGA主芯片（1）的C18相连；VGA_HS与FPGA主芯片（1）的C17相连。