[实用新型]一种基于FPGA的运动目标检测跟踪装置

说明书

技术领域

本实用新型涉及一种基于FPGA的运动目标检测跟踪装置，属于图像处理技术领域和电子系统技术领域。

背景技术

视觉是人们认识世界最重要的手段，机器视觉与感知是自动化领域的关键技术，视频图像处理则是视觉感知的基础，并成为研究与应用开发的热点问题而这其中又以运动目标检测和跟踪为热点中的热点。

视频监控技术兴起与20世纪70年代末，从开始的简单展示场景的信息，减少人的工作量，到逐渐开始研究移动目标的检测跟踪，提供更多的信息。目前，视频目标检测及跟踪已被广泛的运用在人们生活的各个方面，例如交通，国防，航空航天等等。

目前，运动目标的检测跟踪算法的研究和实现，通常使用的是计算机平台。虽然计算机平台能采用高级语言编程，但是计算机平台有体积大、功耗高、处理速度慢、实时性差等缺点，这些都制约了研究的进一步发展。

随着现代微电子技术的发展，现场可编程门阵列（即FPGA）器件应运而生，使以往庞大复杂的数字系统得以小型化，使片上系统成为可能。FPGA内部具有了大量的可配置逻辑资源、PLL资源、片上RAM资源、DSP运算单元等。并且具有并行的硬件结构及流水线处理方式，能够突破软件上的计算速度，实现算法的硬件加速。所以，将FPGA用于运动目标的检测跟踪是可能的，对于此类视觉处理系统的实时化、小型化或微型化具有重要的意义和实用价值。

发明内容

本实用新型要解决的技术问题是：本实用新型提供一种基于FPGA的运动目标检测跟踪装置，用于解决现有的运动目标检测跟踪装置速度慢、体积大、功耗高的问题。

本实用新型技术方案是：一种基于FPGA的运动目标检测跟踪装置，包括FPGA主芯片1、CMOS摄像头模块3、DDR3存储模块6、VGA显示器9；FPGA主芯片1包括CMOS驱动模块2、图像前处理模块4、DDR3控制模块5、图像后处理模块7、VGA显示模块8；CMOS驱动模块2、CMOS摄像头模块3、图像前处理模块4、DDR3控制模块5、DDR3存储模块6、图像后处理模块7、VGA显示模块8、VGA显示器9依次相连接。

所述CMOS驱动模块2用于对CMOS摄像头模块3寄存器配置，使得CMOS摄像头模块3能正常的工作采集图像；

所述CMOS摄像头模块3用于采集运动目标图像；

所述图像前处理模块4用于对采集到的运动目标图像噪声处理；

所述DDR3控制模块5用于实现DDR3存储模块6的写入和读出功能；

所述DDR3存储模块6用于缓存来自图像前处理模块4的数据，然后再把缓存的数据输出到图像后处理模块7；

所述图像后处理模块7用于运动目标的检测和跟踪；

所述VGA显示模块8用于接收来自图像后处理模块7的数据，将图像显示在VGA显示器9上。

所述FPGA主芯片1采用Spartan6系列的XC6SLX16芯片；所述CMOS摄像头模块3采用500W高清CMOS摄像头OV5640；所述DDR3存储模块6采用1Gb的MT41J64M16；

所述CMOS摄像头模块3与FPGA主芯片BANK 1连接；

CMOS_XCLK与FPGA主芯片1的H17管脚相连；CMOS_PCLK与FPGA主芯片1的H18管脚相连；CMOS_PWDN与FPGA主芯片1的L17管脚相连；CMOS_RESET与FPGA主芯片1的K18管脚相连；CMOS_VSYNC与FPGA主芯片1的U17管脚相连；CMOS_HREF与FPGA主芯片1的T18管脚相连；CMOS_D0与FPGA主芯片1的M16管脚相连；CMOS_D1与FPGA主芯片1的L18管脚相连；CMOS_D2与FPGA主芯片1的N17管脚相连；CMOS_D3与FPGA主芯片1的M18管脚相连；CMOS_D4与FPGA主芯片1的P17管脚相连；CMOS_D5与FPGA主芯片1的N18管脚相连；CMOS_D6与FPGA主芯片1的N15管脚相连；CMOS_D7与FPGA主芯片1的P18管脚相连；CMOS_SCLK与FPGA主芯片1的T17管脚相连；CMOS_SDAT与FPGA主芯片的N16管脚相连。