[实用新型]信号处理装置及超声信号处理系统

说明书

技术领域

本实用新型涉及信号处理技术，尤其涉及一种信号处理装置及超声信号处理系统。

背景技术

超声系统中对于超声探头所探测到的超声回波信号，需要对其进行信号处理，包括：采集该回波信号并对其进行解串操作等。所谓采集，就是由模数转换器(Analog to Digital Convertor，简称“ADC”)将模拟回波信号转换为数字回波信号，以二进制的数字信息串来标识回波信息中的信息。现有技术中常采用带有串行接口，例如，包含低电压差分信号(Low Voltage Differential Signal，简称“LVDS”)的ADC来完成对回波信号的信息采集；该串行高速串行接口，通常包括数据通道，位时钟通道，帧时钟通道。由该串行高速串行接口传递的信息需要由对应的串行接收处理器进行数据信息的接收和解串操作。解串就是对ADC中的串行接口传递的二进制数据信息进行位或帧的划分和识别。因此，串行接收处理器需要同时具备与串行接口相对应的数据通道，位时钟通道，帧时钟通道，从而正确接收并解串超声回波信号。

然而，串行接收处理器的时钟管脚资源有限，若要增加与串行接收处理器相连接的ADC的数量，则可能会因为串行接收处理器没有足够的时钟管脚而无法扩展串行接收处理器的数据处理能力，从而制约了串行接收处理器对超声回波信号处理效率的提高。

实用新型内容

为了解决背景技术中提到的串行接收处理器时钟管脚数量有限，制约其接收回波信息的数据量，使得该串行接收处理器的数据信息处理效率得不到提升的技术问题，本实用新型提供一种信号处理装置及超声信号处理系统，在该信号处理装置的信号采集电路中省略了时钟管脚，其不再向信号接收电路发送时钟信息，该时钟信息由信号接收电路自身产生，从而达到简化信号处理装置中的时钟管脚的硬件设计，使得串行接收处理器不受时钟管脚的数量制约而可以自由扩展其数据通道的数量，提升其对超声回波信号处理能力。

本实用新型提供一种信号处理装置，包括：

用于采集数据信息的信号采集电路；

用于对所述数据信息进行解串操作的信号接收电路；

所述信号接收电路包括：数据接收单元、时钟生成单元；

所述数据接收单元与所述信号采集电路连接，用于接收所述信号采集电路采集到的所述数据信息；

所述数据接收单元与所述时钟生成单元连接，用于获取所述时钟生成单元生成的时钟信息，根据所述时钟信息对接收到的所述数据信息进行解串操作；其中，所述数据信息包括位数至少为两位的数据信息。

可选的，所述信号采集电路包括：模数转换ADC电路、串行接口电路；

所述模数转换ADC电路与所述串行接口电路分别设置在同一电路板上，且两者电气相连接；或者，

所述串行接口电路集成在所述ADC电路的芯片内；

相应的，所述数据接收单元为串行接收电路。

可选的，所述时钟生成单元包括：

位时钟生成单元，和/或帧时钟生成单元；

所述位时钟生成单元，用于生成与所述信号采集电路采集一位数据信息所用时长相等的周期性位时钟信号；

所述帧时钟生成单元，用于根据所述信号采集电路的采样位数，以及所述信号采集电路采集一位数据信息所用时长，生成与所述采样位数×所述采集一位数据信息所用时长相等的周期性帧时钟信号。

可选的，所述串行接口电路包括：至少一个用于传递所述数据信息的数据端子，还包括：用于传输位时钟信号的位时钟端子；相应的，所述串行接收电路包括：位时钟信号接收端子；所述时钟生成单元包括：所述帧时钟生成单元；

所述串行接口电路中的每个所述数据端子与所述串行接收电路中的每个数据端子对应连接；

所述串行接口电路中的所述位时钟端子与所述串行接收电路中的所述位时钟信号接收端子对应连接，以使所述串行接收电路根据所述位时钟信号接收端子接收到的位时钟信号，以及根据所述帧时钟生成单元生成的所述帧时钟信号，对接收到的所述数据信息进行解串操作。

可选的，所述串行接口电路包括：至少一个用于传递所述数据信息的数据端子，还包括：用于传输帧时钟信号的帧时钟端子；相应的，所述串行接收电路包括：帧时钟信号接收端子；所述时钟生成单元包括：所述位时钟生成单元；

所述串行接口电路中的每个所述数据端子与所述串行接收电路中的每个数据端子对应连接；