[实用新型]薄型3D扇出封装结构

说明书

技术领域

本实用新型涉及3D扇出型晶圆级封装技术领域，具体是涉及一种薄型3D扇出封装结构。

背景技术

3D扇出晶圆级封装是在晶圆尺寸级实现芯片的扇出封装，也是一种I/O数较多、集成灵活性好的先进封装工艺，可实现一个封装体内垂直和水平方向多芯片集成。这样，扇出型晶圆级封装目前正在发展成为下一代封装技术，如多芯片、低轮廓封装和3D SiP。随着电子产品向更薄、更轻、更高引脚密度、更低成本方向发展，3D扇出晶圆级封装技术的出现为封装行业向多功能小尺寸封装发展提供了契机。

现有基于台积电的INFO或类似的三维集成技术中，采用塑封料作为扇出载板，贯穿载板的互连结构为预先制作的铜柱，或者穿塑孔TMV，尺寸较大，难以小型化。

基于华天的eSIFO技术的三维集成技术，如专利CN201610098740.2，在硅载板上制作凹槽，将芯片贴入凹槽，再制作硅通孔(TSV)。由于制作硅通孔前，硅载板上已有多种材料结构，对制程中的温度有较大限制，从而对TSV的衬里(通常为高于200℃PECVD的氧化硅)的制作有较大影响，衬里制备质量难以保证，另外，TSV刻蚀也存在底部过刻等工艺问题，较难提高良率。平面堆叠，堆叠封装高度也无法进一步缩小。

发明内容

为了解决上述技术问题，本实用新型提出一种薄型3D扇出封装结构，大大降低了堆叠厚度。

本实用新型的技术方案是这样实现的：

一种薄型3D扇出封装结构，包括一硅基板，所述硅基板具有第一表面和与其相对的第二表面，所述硅基板含有至少一硅通孔和至少一垂直的贯通槽，所述硅通孔中填充金属材料，所述贯通槽内嵌入至少一焊垫面与硅基板第一表面齐平的芯片，芯片侧面与贯通槽之间的间隙由绝缘介质层填充，硅基板第一表面设有第一金属重布线，第一金属重布线连接芯片焊垫、硅通孔内金属材料；芯片背部凸起于硅基板第二表面，且芯片至少背面覆盖有介质层，硅通孔内金属材料低于介质层平面，且金属材料连接一第二电性导出点。

进一步的，所述硅基板第二表面金属材料通过第二金属重布线连接至所述第二电性导出点。

进一步的，所述第二金属重布线或/和所述属材料连接堆叠芯片，或者连接系统电路板。

本实用新型的有益效果是：本实用新型提供一种薄型3D扇出封装结构，采用晶圆级封装方法制作，制作时，先制作TSV及衬里，这样，载板上的材料单一，可采用便宜又高质量的热氧化硅，且对孔深宽比限制较小，还有利于TSV的小型化，更好实现超高密度互联，解决TSV衬里沉积质量问题，凹槽底部沉积介质层，在背部减薄时，保护芯片不被刻蚀，载板减薄后，介质层与TSV孔的高度差可容纳部分第二电性导出点，从而降低了堆叠厚度。TSV中填满金属材料，无需再用其他聚合物填满，有利于整个封装可靠性的提高。凹槽光刻和贴片中可使用TSV作为标记或其他标记进行对准，实现最高的TSV和芯片的相对对准精度，相对于以凹槽顶角作为标记的传统对准方式，对准更精确，操作更简单。

附图说明

图1a为本实用新型载板上制作盲孔和凹槽的剖面示意图；

图1b为本实用新型盲孔沉积衬里和凹槽沉积介质层的剖面示意图；

图1c为本实用新型盲孔填充金属材料的剖面示意图；

图2为本实用新型将芯片黏贴至凹槽底的结构示意图；

图3a为本实用新型在载板第一表面形成第一金属重布线的结构示意图；

图3b为本实用新型盲孔衬里与第一金属重布线的第一绝缘层之间界面的结构示意图；

图4a为本实用新型减薄载板第二表面露出盲孔的结构示意图；

图4b为本实用新型对载板第二表面钝化，并暴露盲孔内金属材料，并制作连接金属材料的第二电性导出点的结构示意图；

图4c为本实用新型对载板第二表面钝化，暴露盲孔内金属材料，制作第二金属重布线，设置保护层，并制作连接第二金属重布线的第二电性导出点的结构示意图；

图5为本实用新型第二电性导出点连接堆叠芯片并被塑封料包裹的结构示意图；

图6为本实用新型堆叠多颗芯片，并裸露堆叠芯片的结构示意图。

具体实施方式

为了能够更清楚地理解本实用新型的技术内容，特举以下实施例详细说明，其目的仅在于更好理解本实用新型的内容而非限制本实用新型的保护范围。实施例附图的结构中各组成部分未按正常比例缩放，故不代表实施例中各结构的实际相对大小。

一种薄型3D扇出晶圆级封装方法，包括如下步骤：