[实用新型]一种晶体管

说明书

技术领域

本实用新型涉及光通讯技术领域，特别涉及一种晶体管。

背景技术

高电子迁移率晶体管得益于异质结构，利用异质结产生的高迁移率电子，该异质结由比如高掺杂宽禁带n型施主层或非故意掺杂的氮化镓铝(AlGaN)宽禁带层和具有很少或没有故意掺杂物的非掺杂的窄禁带层(例如，氮化镓(GaN)层)形成。在AlGaN/GaN体系中，由于极强的自发极化和压电极化效应，不掺杂也可以形成高浓度的电子沟道，沟道中没有施主杂质导致的散射，电子可以高速移动，获得很高的电子迁移率。最终结果是异质结构中产生了一高浓度高迁移率的电子薄层，从而导致沟道电阻率很低。这就是通称的二维电子气(2DEG)。在场效应晶体管(FET)中，通过在栅电极上施加偏压来改变这一层的电导，从而完成晶体管的工作。GaN HEMT体系中AlGaN/GaN HEMT是最常见的异质结高迁移率晶体管。由于内在的高密度二维电子气具有高的电子浓度和电子迁移率以及极高的临界击穿电场，AlGaN/GaN HEMT具有极高的输出功率密度，从而成为目前国际上的研究热点。因此，宽禁带AlGaN/GaN HEMT正成为下一代射频(RF)和微波功率放大器的理想替代者。

最近发现由于GaN缓冲层中存在n型背景掺杂(主要是内在的氮空位以及氧杂质)，从源极注入到漏极的电流导致的击穿是限制实用器件击穿电压的一个重要因素。由于GaN缓冲层中的势垒较低，导致GaN缓冲层中的漏致势垒降低(DIBL)效应随着离2DEG沟道深度的增加而加重。因此，在高的漏极偏压下，电子就可能通过GaN缓冲层从源极注入到高场区，在沟道中引起碰撞电离，从而在器件的栅击穿之前导致三端击穿。人们曾尝试过减少GaN缓冲层中的n型背景掺杂，但是这种努力通常被证实为很困难和没有商业价值的。另外，比如在GaN层中掺入碳或者Fe形成新的受主能级，然而这些受主能级容易导致器件的电流坍塌以及电流电压(I-V)输出特性的滞后。另外，这些受主杂质还可能导致器件的不稳定，特别是漏极工作电压较高时。上述出现的问题，都由于现有器件击穿特性不稳定所导致。

实用新型内容

本实用新型的主要目的是提供一种晶体管，旨在解决现有晶体管器件击穿特性不稳定的问题。

为实现上述目的，本实用新型提出的一种晶体管，所述晶体管由下至上依次设置有n型砷化镓衬底、p型砷化镓外延层、氮化镓沟道层、氮化铝隔离层、铟铝砷空穴阻挡层、绝缘层、钝化层和电极，所述电极包括源极、栅极和漏极，所述源极和所述漏极间隔设置于所述栅极两侧，所述栅极从所述钝化层的顶端延伸至所述绝缘层。

优选地，所述p型砷化镓外延层的厚度为200nm-300nm。

优选地，所述p型砷化镓外延层的厚度为200nm。

优选地，所述氮化镓沟道层的厚度为100nm-150nm。

优选地，所述氮化镓沟道层的厚度为150nm。

优选地，所述氮化铝隔离层的厚度为75nm-85nm。

优选地，所述氮化铝隔离层的厚度为80nm。

优选地，所述铟铝砷空穴阻挡层的厚度为395nm-405nm。

优选地，所述铟铝砷空穴阻挡层的厚度为400nm。

优选地，所述钝化层为氮化硅钝化膜；且/或，所述电极为金电极。

本实用新型技术方案将晶体管的结构由下至上依次设置为：n型砷化镓衬底、p型砷化镓外延层、氮化镓沟道层、氮化铝隔离层、铟铝砷空穴阻挡层、绝缘层、钝化层和电极，电极包括源极、栅极和漏极，源极和漏极间隔设置于栅极两侧，栅极从钝化层的顶端延伸至绝缘层。通过上述各层组分的表征特性相互融合，实现晶体管器件击穿性能的提高。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本实用新型实施例的晶体管的结构示意图。

附图标号说明：