[实用新型]一种多阈值低电压检测电路

权利要求书

1.一种多阈值低电压检测电路，其特征在于，所述电路包括：信号输入端、m个控制信号端、信号输出端、分压模块、带隙基准模块、电阻控制模块、比较模块和触发器，所述电阻控制模块包括m个输入端和2^m个输出端，m为正整数；

所述分压模块的输入端连接所述信号输入端，所述分压模块的输出端连接所述比较模块的第一电压输入端，所述带隙基准模块的输出端连接所述比较模块的第二电压输入端，所述比较模块的输出端连接所述触发器的输入端，所述触发器的输出端连接所述信号输出端；所述分压模块中包括依次串联的第一可变电阻、第一电阻和第二电阻，该串联电路的一端连接所述分压模块的输入端、另一端接地，所述第一电阻和所述第二电阻的公共端连接所述分压模块的输出端，所述第一可变电阻的控制端连接所述电阻控制模块的输出端，所述电阻控制模块的每个输入端分别连接一个控制信号端；所述信号输入端用于连接待检测的电源电压，所述信号输出端用于输出低电压检测信号，所述m个控制信号端用于接收至少两个不同的控制信号组，所述多阈值低电压检测电路在接收到不同的控制信号组时，通过所述信号输出端输出与所述控制信号组对应的低电压检测信号。

2.根据权利要求1所述的电路，其特征在于，所述第一可变电阻包括N个依次串联的分压电阻，每个所述分压电阻分别与一个传输门并联，每个所述传输门的控制端分别连接所述电阻控制模块的一个输出端，1≤N≤2^m且N为整数。

3.根据权利要求2所述的电路，其特征在于，所述比较模块包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述第一NMOS管的栅极与所述第二NMOS管的栅极相连并连接所述第一NMOS管的漏极，所述第一NMOS管的源极和所述第二NMOS管的源极分别接地，所述第一NMOS管的漏极还连接所述第一PMOS管的源极，所述第一PMOS管的栅极连接所述比较模块的第一电压输入端，所述第二NMOS管的漏极连接所述第二PMOS管的源极，所述第二PMOS管的栅极连接所述比较模块的第二电压输入端，所述第二NMOS管和所述第二PMOS管的公共端连接所述比较模块的输出端；

所述第一PMOS管的漏极通过第三电阻和第四电阻连接所述信号输入端，所述第二PMOS管的漏极通过第五电阻和第六电阻连接所述信号输入端，所述第三电阻和所述第五电阻的阻值相同，所述第四电阻与所述第六电阻的阻值相同，所述第四电阻与一个传输门并联，所述传输门还与所述第六电阻并联，所述传输门的控制端连接所述电阻控制模块的输出端。

4.根据权利要求3所述的电路，其特征在于，所述电路包括2个控制信号端，所述第一可变电阻包括3个依次串联的分压电阻；则所述电阻控制电路包括第一输入端、第二输入端、第一输出端、第二输出端、第三输出端和第四输出端，所述第一输出端、所述第二输出端和所述第三输出端分别用于连接与每个分压电阻并联的传输门的控制端，所述第四输出端用于连接与所述第四电阻和所述第六电阻并联的传输门的控制端；

所述第一输入端分别连接第一或门、第二或门和第四与门的输入端，所述第一输入端还通过反相端连接所述第一或门、所述第二或门和第三与门的输入端，所述第二输入端分别连接第一与门、第二与门、所述第三与门和所述第四与门的输入端，所述第一或门的输出端连接所述第一与门的输入端，所述第二或门的输出端连接所述第二与门的输入端，所述第一与门的输出端连接所述第一输出端，所述第二与门和所述第三与门的输出端分别连接第三或门的输入端，所述第三或门的输出端连接所述第二输出端，所述第四与门的输出端连接所述第三输出端，所述第一与门、所述第三或门和所述第四与门的输出端分别连接第四或门的输入端，所述第四或门的输出端连接所述第四输出端。